[发明专利]电流限制电平调整电路

摘要

一种电流限制电平调整电路，包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一限流单元、第二限流单元、第一NMOS晶体管与第二NMOS晶体管，用以提供一对输入端与三对输出端的电平电压调整信号。第一限流单元连接于第三输出端与第五输出端之间，第二限流单元连接于第四输出端与第六输出端之间，可提供转态时的电流限制。彼此成对的第一输出端与第二输出端、彼此成对的第三输出端与第四输出端以及彼此成对的第五输出端与第六输出端用以选择性地连接至第二级电路，藉此提供第二级电路的多种输入选择。

主权项

一种电流限制电平调整电路，其特征在于，所述电流限制电平调整电路包括：一第一PMOS晶体管，所述第一PMOS晶体管的源极连接至一第一电平电压，所述第一PMOS晶体管的漏极连接至一第一输出端；一第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一电平电压，所述第二PMOS晶体管的漏极连接至一第二输出端，其中所述第一输出端与所述第二输出端彼此成对；一第三PMOS晶体管，所述第三PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的漏极连接至一第三输出端；一第四PMOS晶体管，所述第四PMOS晶体管的源极连接至所述第二PMOS晶体管的漏极，所述第四PMOS晶体管的漏极连接至一第四输出端，其中所述第三输出端与所述第四输出端彼此成对；一第一限流单元，所述第一限流单元的一第一端连接至所述第三PMOS晶体管的漏极；一第二限流单元，所述第二限流单元的一第一端连接至所述第四PMOS晶体管的漏极；一第一NMOS晶体管，所述第一NMOS晶体管的源极连接至一第二电平电压，所述第一NMOS晶体管的栅极连接至一第一输入端，所述第一NMOS晶体管的漏极连接至一第五输出端与所述第一限流单元的一第二端；以及一第二NMOS晶体管，所述第二NMOS晶体管的源极连接至所述第二电平电压，所述第二NMOS晶体管的栅极连接至一第二输入端，所述第二NMOS晶体管的漏极连接至一第六输出端与所述第二限流单元的一第二端，其中所述第五输出端与所述第六输出端彼此成对；其中，所述第一PMOS晶体管的栅极与所述第二PMOS晶体管的栅极分别连接至彼此成对的所述第四输出端与所述第三输出端或彼此成对的所述第六输出端与所述第五输出端，所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的栅极分别连接至彼此成对的所述第三输出端与所述第四输出端或彼此成对的所述第五输出端与所述第六输出端；其中，彼此成对的所述第一输出端与所述第二输出端、彼此成对的所述第三输出端与所述第四输出端以及彼此成对的所述第五输出端与所述第六输出端用以选择性地连接至一第二级电路。