[发明专利]一种并行多核FPGA数字图像实时缩放处理方法和装置在审
| 申请号： | 201410312009.6 | 申请日： | 2014-07-01 |
| 公开（公告）号： | CN104104888A | 公开（公告）日： | 2014-10-15 |
| 发明（设计）人： | 杨大伟;张汝波;刘冠群;毛琳;吴俊伟 | 申请（专利权）人： | 大连民族学院 |
| 主分类号： | H04N5/262 | 分类号： | H04N5/262;G06T1/20 |
| 代理公司： | 大连一通专利代理事务所(普通合伙) 21233 | 代理人： | 秦少林 |
| 地址： | 116600 辽宁省大连*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种并行多核FPGA数字图像实时缩放处理方法及装置，该方法中首先获取待处理的原始视频图像数据，将原始视频图像数据输入FPGA芯片，然后确定缩放核数目，并将原始视频图像数据分割成与缩放核数目一致的图像子块，然后将分割后的数据存储到缓存器中，再将缓存器中的数据返回到FPGA中，将每个图像子块分别经由一个缩放核进行并行缩放处理，完成缩放，将缩放后的所有图像子块进行拼接处理后显示。本发明对数字视频图像的高吞吐量、高实时性应用有一定的指导作用。 | ||
| 搜索关键词： | 一种 并行 多核 fpga 数字图像 实时 缩放 处理 方法 装置 | ||
【主权项】：
一种并行多核FPGA数字图像实时缩放处理方法，其特征在于：该方法包括如下过程：(1)获取待处理的原始视频图像数据，将所述原始视频图像数据输入FPGA芯片；(2)根据输入像素时钟频率、输出像素时钟频率和单个缩放核的上限工作时钟频率确定缩放核数目；(3)按照所述缩放核的数目，将所述原始视频图像数据按纵向均匀分割成与缩放核数目一致的图像子块，任意一个图像子块左右两侧边缘均需向外扩展一列；(4)将分割后的图像数据存储到外部缓存器中；(5)将所述外部缓存器中的图像数据逐行读取到FPGA芯片中进行处理，分割后的每个图像子块独立使用一个缩放核进行缩放处理，所述缩放核并行运行；(6)将缩放后的所有图像子块按像素点逐行进行拼接处理，得到缩放后的数字视频图像。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大连民族学院，未经大连民族学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410312009.6/，转载请声明来源钻瓜专利网。
