[发明专利]内存装置及其制造方法有效
申请号: | 201410313511.9 | 申请日: | 2014-07-02 |
公开(公告)号: | CN105321885B | 公开(公告)日: | 2018-04-13 |
发明(设计)人: | 郑嘉文 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8239 | 分类号: | H01L21/8239;H01L27/105 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明是关于一种内存装置及其制造方法,该内存装置包含基板、柱状通道层和电荷捕捉层,该柱状通道层设置于该基板上,且包含周边侧壁,该电荷捕捉层,围绕该周边侧壁。该制造方法包括提供工件,其中该工件包含具有侧壁的条状漏/源极材料区、设置于该条状漏/源极材料区上的通道材料区、和覆盖该条状漏/源极材料区的该侧壁的隔离介电材料区;以及借由移除该通道材料区的特定部分和该隔离介电材料区的特定部分,暴露该条状漏/源极材料区的该侧壁、且使该通道材料区的留存部分形成柱状通道层。利用本发明中的内存装置及其制造方法以改善短通道效应,使得内存装置的信道长度不受栅极临界尺寸的影响,增加其通道长度。 | ||
搜索关键词: | 内存 装置 及其 制造 方法 | ||
【主权项】:
一种内存装置,其特征在于包含:基板;该基板包含:本体部分,包含台面和相邻于该台面的凹槽;轻掺杂区,设置于该台面上,且包含顶表面和底表面;以及隔离介电层,设置于该凹槽上,且包含顶表面,其中该隔离介电层的该顶表面高于该轻掺杂区的该底表面,且低于该轻掺杂区的该顶表面;柱状通道层,设置于该基板上,且包含周边侧壁;电荷捕捉层,围绕该柱状通道层的该周边侧壁;条状漏/源极,设置于该轻掺杂区和该柱状通道层之间;帽层漏/源极,设置于该柱状通道层上,且包含周边侧壁和相邻于该周边侧壁的顶表面,其中该电荷捕捉层更围绕该帽层漏/源极的该周边侧壁,且该台面、该轻掺杂区、该条状漏/源极、该柱状通道层、和该帽层漏/源极排列成一条直线;第一氧化物层,设置于该电荷捕捉层和该条状漏/源极、该电荷捕捉层和该柱状通道层、以及该电荷捕捉层和该帽层漏/源极之间;第二氧化物层,设置于该电荷捕捉层上;以及栅极,设置于该第二氧化物层上,且围绕该柱状通道层的该周边侧壁和该帽层漏/源极的该周边侧壁。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410313511.9/,转载请声明来源钻瓜专利网。
- 上一篇:用于电子封装组件的互连器件
- 下一篇:填沟介电层及其制作方法与应用
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造