[发明专利]一种改进型部分并行架构乘法器及其处理方法

摘要

本发明公开了一种改进型部分并行架构乘法器及其处理方法，属于数字信号与系统技术领域，包括外部模块、第一选择开关、控制模块、部分积运算模块以及第一、第二、第三移位寄存器组；所述部分积运算模块包括第二、第三选择开关、高位加法器组和低位加法器组，部分积运算模块并行完成各阶段部分积的运算并将结果通过移位寄存器组保存，控制模块产生其他各模块的工作使能信号、各阶段相应模块的操作数选择信号以及输出使能信号，选择开关根据控制信号选取相应操作数送入移位寄存器组中完成移位操作。通过对加法器的复用，可以大大降低加法器寄存器数量，从而节省硬件资源。同时，在进行乘法运算时，采用了分级处理的方式，各级运算并行执行，降低了整体电路的运算延时。

主权项

一种改进型部分并行架构乘法器，应用于被乘数和乘数位数均为N位二进制数的乘法运算，其中所述N＝2k，k为正整数，其特征在于：包括外部模块、第一选择开关、控制模块、部分积运算模块以及第一、第二、第三移位寄存器组；所述部分积运算模块包括第二、第三选择开关、高位加法器组和低位加法器组；所述外部模块用于向控制模块和第一移位寄存器组输入复位信号，用于向控制模块输入工作使能信号，用于向第一选择开关和控制模块输入数据；所述第一选择开关用于根据第一选通信号和外部模块的输入数据选择待操作数，并将该待操作数存入第一移位寄存器组；根据第一选通信号将第二移位寄存器组、第三移位寄存器组发送的数据均送入到第一移位寄存器组；所述第一移位寄存器组用于根据第一移位控制信号完成待操作数、第二移位寄存器组以及第三移位寄存器组发送的数据的保存与移位，同时将保存与移位的数据发送给第二选择开关、第三选择开关；所述第二选择开关用于根据第二选通信号从第一移位寄存器组发送的保存与移位的数据中选取相应数据送入部分积运算模块中的高位加法器组；所述第三选择开关用于根据第三选通信号从第一移位寄存器组发送的保存与移位的数据中选取相应数据送入部分积运算模块中的低位加法器组；所述高位加法器组用于根据第一使能信号和第二选择开关发送的数据进行部分积的运算，同时将计算后的结果发送给第二移位寄存器；所述低位加法器组用于根据第二使能信号和第三选择开关发送的数据进行部分积的运算，同时将计算后的结果发送给第三移位寄存器；所述第二移位寄存器组用于根据第二移位控制信号完成高位加法器组输入的数据的保存与移位；同时将第二移位控制信号完成高位加法器组输入的数据发送给第一选择开关，并且根据控制模块的控制信号将最终计算结果输出；所述第三移位寄存器组用于根据第三移位控制信号完成低位加法器组输入的数据的保存与移位；同时将第三移位控制信号完成低位加法器组输入的数据发送给第一选择开关；所述控制模块用于根据工作使能信号和输入数据产生第一选择开关、第二选择开关、第三选择开关相对应的第一、第二、第三选通信号，并通过第一、第二、第三选通信号控制相对应的第一选择开关、第二选择开关、第三选择开关；产生最终运算结果的输出使能信号；产生第一、第二、第三移位寄存器组相对应的第一、第二、第三移位控制信号，并通过第一、第二、第三移位控制信号控制相对应的第一、第二、第三移位寄存器组；产生高位加法器组和低位加法器组相对应的第一、第二使能信号，并通过第一、第二使能信号控制相对应的高位加法器组和低位加法器组的工作，同时根据使能输出信号将最终运算结果的使能信号输出；用于控制第二移位寄存器组将最终计算结果输出。