[发明专利]用于执行缩小和舍入算术运算的数据处理装置和方法有效
申请号: | 201410320394.9 | 申请日: | 2014-07-07 |
公开(公告)号: | CN104346134B | 公开(公告)日: | 2018-10-19 |
发明(设计)人: | 内尔·伯吉斯;大卫·雷蒙德·鲁茨 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F9/302 | 分类号: | G06F9/302;G06F9/38;G06F7/57 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 李晓冬 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种用于执行缩小和舍入算术运算的数据处理装置和方法。所述缩小和舍入算术运算响应于每个都包括至少一个W位数据元的两个操作数来生成包括至少一个X位结果数据元的结果值,其中每个X位结果数据元都表示被舍入到X位值的所述两个操作数的对应W位数据元的和或差(W>X)。所述算术运算使用许多N位加法(N<W)来实现,其中来自N位加法的第一级的进位值在N位加法的第二级处被相加以用于将舍入值加到所述第一级加法的结果。这种技术减少用于执行所述缩小和舍入算术运算所需要的时间量。 | ||
搜索关键词: | 用于 执行 缩小 算术 运算 数据处理 装置 方法 | ||
【主权项】:
1.一种数据处理装置,包括:处理电路,该处理电路被配置为处理数据;以及控制电路,该控制电路被配置为控制所述处理电路响应于标识每个都包括至少一个W位数据元的两个操作数的缩小和舍入算术指令来执行缩小和舍入算术运算,所述缩小和舍入算术运算生成包括至少一个X位结果数据元的结果值,每个X位结果数据元都表示舍入到X位值的所述两个操作数的对应W位数据元的和或差,其中W和X是整数并且W>X;其中所述控制电路被配置为控制所述处理电路通过以下各项来生成所述结果值的每个X位结果数据元:(a)执行多个N位第一级加法以通过加上或者减去所述对应W位数据元的N位部分来生成相应的N位中间值,其中W=J*N并且J>1以及N和J是整数;(b)执行一个或多个N位第二级加法,每个第二级加法都用于通过加上舍入值和表示前面的第一级加法的进位输出的进位值,来将由对应第一级加法所生成的所述N位中间值转换成所述X位结果数据元的N位舍入的结果部分,所述前面的第一级加法用于相对于所述对应第一级加法加上较不有效的所述对应W位数据元的N位部分;以及(c)从由所述一个或多个N位第二级加法中的至少一个所生成的所述N位结果部分形成所述X位结果数据元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410320394.9/,转载请声明来源钻瓜专利网。