[发明专利]半导体集成电路有效
| 申请号： | 201410341295.9 | 申请日： | 2002-12-19 |
| 公开（公告）号： | CN104200841B | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 中村宽;今宫贤一;山村俊雄;细野浩司;河合矿一 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/26;G11C7/06;G11C7/10 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 付建军 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路，在NAND单元型EEPROM中，在数据写入动作中并行执行写入数据输入动作，使得整个数据写入顺序所需时间缩短。其中，具有在动作结束后在将该动作的成功/失败结果保持于芯片内的第1动作及第2动作，在第1动作和第2动作连续进行时，具有在第1和第2动作结束后把第1动作和第2动作这两者的成功/失败结果输出的动作。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体存储装置，其特征在于，具备：设置有多个存储器单元的存储器单元阵列；高速缓存电路，能够保持从I/O焊盘输入的数据；以及闩锁电路，能够对从上述高速缓存电路转送来的数据进行闩锁，并向存储器单元的至少一个转送，其中，在上述半导体存储装置在数据写入中接收到第1命令、第1地址、第1数据、第2命令、第3命令、第2地址、第2数据以及第4命令后，对上述高速缓存电路输入上述第2数据的动作能够与向上述存储器单元的所述第1数据的数据写入用电压施加动作并行地同时进行，上述第3命令与上述第1命令相同，上述第4命令与上述第2命令不同，上述半导体存储装置在状态读时从上述I/O焊盘同时输出第1信息以及第2信息，上述第1信息是真“就绪”/“忙”信息，上述第2信息是高速缓存“就绪”/“忙”信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410341295.9/，转载请声明来源钻瓜专利网。
