[发明专利]置换规则配置简洁的通用置换电路结构

摘要

本发明公开了一种置换规则配置简洁的通用置换电路结构，包括控制模块、置换规则寄存器模块、源寄存器模块、n选1多路选择器、结果寄存器模块，控制模块的三个写使能控制信号端分别连接源寄存器模块、结果寄存器模块和置换规则寄存器模块的写使能控制信号接收端，控制模块的移位模式控制信号输出端连接置换规则寄存器模块的通道选择输入端；源寄存器模块的n个数据输出端对应连接n选1多路选择器的n个输入通道端口，n选1多路选择器的输出通道端口连接结果寄存器模块的数据输入端；置换规则寄存器模块的置换信息输出端分别连接n选1多路选择器的通道选择输入端和置换规则寄存器模块的循环移位数据输入端。

主权项

一种置换规则配置简洁的通用置换电路结构，其特征在于：包括控制模块、置换规则寄存器模块、源寄存器模块、n选1多路选择器、结果寄存器模块，控制模块的控制信号输入端用于接收外部输入的控制信息，控制模块的第一写使能控制信号端连接源寄存器模块的写使能控制信号接收端，控制模块的第二写使能控制信号端连接结果寄存器模块的写使能控制信号接收端，控制模块的第三写使能控制信号端连接置换规则寄存器模块的写使能控制信号接收端，控制模块的状态信号输出端用于输出置换电路的工作状态，控制模块的移位模式控制信号输出端连接置换规则寄存器模块的通道选择输入端；源寄存器模块的数据输入端用于接收外部输入的源数据，源寄存器模块的n个数据输出端对应连接n选1多路选择器的n个输入通道端口，n选1多路选择器的输出通道端口连接结果寄存器模块的数据输入端；置换规则寄存器模块的置换规则输入端用于接收外部输入的置换规则信息，置换规则寄存器模块的置换信息输出端分别连接n选1多路选择器的通道选择输入端和置换规则寄存器模块的循环移位数据输入端，结果寄存器模块的数据输出端用于输出置换后数据；本置换电路还包括有一个时钟信号输入端口，时钟信号输入端口用于接收外部提供的时钟信号，并为整个置换电路提供时钟脉冲信号；其中，所述的控制模块用于控制整个置换电路的工作状态、接收并解析操作命令字、反馈置换电路的工作状态；控制模块包括一个状态机和一个计数器；所述的源寄存器模块用于存放需要进行位置换或子块置换的数据，由n个数据位宽为m比特的源数据寄存器构成，源数据寄存器从左至右的编号依次为S_n‑1,S_n‑2，……，S₁，S₀；所述的n选1多路选择器用于从源寄存器模块中选择出相应编号源数据寄存器中的数据，其n个输入通道端口和1个输出通道端口的数据位宽均为m比特；n选1多路选择器的第0号输入通道端口连接源寄存器模块中的第S₀号寄存器的数据输出端，第1号输入通道端口连接源寄存器模块中的第S₁号寄存器的数据输出端，第2,3,4，……n‑1号以此类推，n选1多路选择器的输出通道端口连接结果寄存器模块中的数据输入端；所述的置换规则寄存器模块用于存放置换规则,包括n个数据位宽为k比特的置换规则寄存器和一个数据位宽为k比特的二选一多路选择器，其中k是大于或等于的最小正整数；n个置换规则寄存器从左至右的编号依次为：A₀，A₁，……,A_n‑2，A_n‑1；n个置换规则寄存器按如下规则连接构成一个移位寄存器链：当0<i≤n‑1时，第A_i号置换规则寄存器的数据输入端连接第A_i‑1号置换规则寄存器的数据输出端；第A₀号置换规则寄存器的数据输入端连接二选一多路选择器的输出端；二选一多路选择器的通道选择输入端连接控制模块的移位模式控制信号输出端；二选一多路选择器的循环移位数据输入端连接置换规则寄存器模块中第A_n‑1号置换规则寄存器的数据输出端；二选一多路选择器的置换规则输入端用于接收置换规则信息；第A_n‑1号置换规则寄存器的数据输出端同时作为置换信息输出端；所述的结果寄存器模块用于存放置换后的数据，由n个数据位宽为m比特的结果寄存器构成；结果寄存器从左至右的编号依次为D_n‑1，D_n‑2，……，D₁，D₀；n个结果寄存器按如下规则连接构成一个移位寄存器链：当0<i≤n‑1时，第D_i号结果寄存器的数据输入端连接第D_i‑1号结果寄存器的数据输出端；而第D₀号结果寄存器的数据输入端连接n选1多路选择器的输出通道端口，n个结果寄存器的数据输出端拼接在一起作为置换后数据输出端口。