[发明专利]并行向下兼容的多模IRA_LDPC译码器及其译码方法

摘要

本发明公开了一种并行向下兼容的多模IRA_LDPC译码器，包括：后验信息存储单元、初始化输入信息单口存储单元、后验信息存储和数据处理单元间的数据切换模块、初始化输入信息存储和数据处理单元间的数据切换模块、数据处理单元、先验信息和数据处理单元之间的数据切换模块、先验信息压缩存储单元、压缩后的先验信息符号位存储单元、读写以及功能模块动作控制的主控单元模块以及三个读存储器；本发明的多模IRA_LDPC译码器能兼容不同的并行度提高数据吞吐率，节约单次迭代译码需要的时间。本发明还公开了一种所述多模IRA_LDPC译码器的译码方法。

主权项

1.一种并行向下兼容的多模IRA_LDPC译码器，其特征是，包括：后验信息存储单元连接后验信息存储和数据处理单元间的数据切换模块，后验信息存储单元共有2×Z个单口随机存取存储器,深度LQRAM跟码长Lldpc的关系式为Lldpc＝Z×LQRAM，后验信息存储单元位宽由定点量化后验信息得到，Z表示并行度；初始化输入信息单口存储单元连接初始化输入信息存储和数据处理单元间的数据切换模块，用于列扫描变量节点的更新，其存储空间位宽和深度都与后验信息存储单元一致，个数为后验信息存储单元的一半；后验信息存储和数据处理单元间的数据切换模块连接数据处理单元，根据主控模块传入的后验信息存储单元的读写控制信号，实现数据的切换；初始化输入信息存储和数据处理单元间的数据切换模块连接数据处理单元，根据主控模块传入的初始化输入信息单口存储单元的读写控制信号，进行数据切换；数据处理单元连接先验信息和数据处理单元之间的数据切换模块,用于变量节点和校验节点的更新计算；先验信息和数据处理单元之间的数据切换模块连接先验信息压缩存储单元和压缩后的先验信息符号位存储单元，根据主控模块传入的先验信息压缩存储单元和压缩后的先验信息符号位存储单元的读写控制信号，进行数据切换；先验信息压缩存储单元用于存储先验信息的最小值、次小值、符号异或值和最小值位置索引压缩值，先验信息压缩存储单元的个数有Z个，深度LRRAM与不同码率校验矩阵的行数RL的关系式为RL＝Z×LRRAM,其位宽由归一化最小值算法得到的最小值、次小值、符号异或位和索引值的累加和得到；压缩后的先验信息符号位存储单元，压缩后的先验信息符号位存储单元位存储器位宽为并行度Z，深度为非零子块的个数SUB_MAX_CNT，采用双口随机存取存储器；读写以及功能模块动作控制的主控单元模块，分别控制初始化输入信息单口存储单元、数据处理单元和先验信息压缩存储单元的整体读写时序，即分为初始化控制，译码迭代控制以及译码输出控制，其连接第一～第三只读存储器；第一只读存储器，用于存储行扫描校验节点更新时的每一个非零子矩阵的行块号、列块号以及偏移量，其存储深度是非零子块的个数SUB_MAX_CNT，存储器的宽度为行扫描时的行块号、列块号和偏移量位宽累加和；第二只读存储器，用于存储列扫描变量节点更新时的每一个非零子矩阵的列块号、行块号以及偏移量，其存储深度是非零之块的个数SUB_MAX_CNT，存储器的宽度为列扫描时的列块号、行块号和偏移量位宽累加和；第三只读存储器，用于存储所有码率对应每个子块外信息数据压缩后自身符号位列寻址的地址以及此非零子块对应每行块的偏移地址，其存储深度是非零子块的个数SUB_MAX_CNT，存储器的宽度为列扫描时的子块在行扫描的行偏移地址及列寻址地址。