[发明专利]浅沟槽结构的制备方法在审
| 申请号： | 201410403364.4 | 申请日： | 2014-08-15 |
| 公开（公告）号： | CN104157600A | 公开（公告）日： | 2014-11-19 |
| 发明（设计）人： | 鲍宇;周晓强;桑宁波;雷通 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的浅沟槽结构的制备方法，包括：提供半导体衬底，在所述半导体衬底上沉积一刻蚀掩模层；选择性刻蚀所述掩膜层和所述半导体衬底，在所述掩膜层在中形成一开口，并在所述半导体衬底中形成一浅沟槽；沉积一保护氧化层，所述保护氧化层覆盖所述浅沟槽和所述掩膜层；对所述保护氧化层进行第一退火处理；在所述保护氧化层上沉积一填充氧化层；对所述填充氧化层进行一第二退火处理；对所述填充氧化层进行一第三退火处理；进行研磨平坦化，去除所述填充氧化层和所述保护氧化层。本发明的浅沟槽结构的制备方法中，所述保护氧化层可以避免在进行所述第二退火处理的过程中所述浅沟槽结构下面的半导体衬底被氧化，从而提高形成的半导体器件的性能。 | ||
| 搜索关键词： | 沟槽 结构 制备 方法 | ||
【主权项】：
一种浅沟槽结构的制备方法，包括：提供半导体衬底，在所述半导体衬底上沉积一刻蚀掩模层；选择性刻蚀所述掩膜层和所述半导体衬底，在所述掩膜层在中形成一开口，并在所述半导体衬底中形成一浅沟槽；沉积一保护氧化层，所述保护氧化层覆盖所述浅沟槽和所述掩膜层；对所述保护氧化层进行第一退火处理；在所述保护氧化层上沉积一填充氧化层；对所述填充氧化层进行一第二退火处理；对所述填充氧化层进行一第三退火处理；进行研磨平坦化，去除所述填充氧化层和所述保护氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410403364.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
