[发明专利]OTP器件及其制造方法

摘要

本发明公开了一种OTP器件，单元结构包括PMOS晶体管和PNPN晶闸管；PNPN晶闸管位于PMOS管的栅极结构的源区侧；PNPN晶闸管的第一P+掺杂区和源区共用，第一N+掺杂区位于两个P+掺杂区之间且横向接触。PNPN晶闸管的阴极、阳极和控制极分别由N阱、第一P+掺杂区和第二P+掺杂区引出，第一N+掺杂区引出位线。通过第一P+掺杂区和第一N+掺杂区之间是否热击穿来确定OTP器件的状态。本发明还公开了一种OTP器件的制造方法。本发明能减少器件面积从而提高器件的集成度，能够提高与CMOS工艺的兼容性；编程电流较小，能依靠电路本身产生的电流脉冲进行编程，无需外部施加的电流脉冲进行编程。

主权项

一种OTP器件，其特征在于：OTP器件的单元结构包括PMOS晶体管和PNPN晶闸管；所述PMOS晶体管包括：N阱，形成于半导体衬底中，所述N阱从所述半导体衬底的顶部表面开始向下延伸一定深度；栅极结构，包括依次形成于所述半导体衬底上方的栅介质层和多晶硅栅；被所述栅极结构所覆盖的所述N阱表面用于形成沟道区；形成于所述N阱表面区域中且为P+掺杂的源区和漏区，所述漏区位于所述栅极结构的第一侧并和所述栅极结构的第一侧自对准，所述源区位于所述栅极结构的第二侧并和所述栅极结构的第二侧自对准；所述漏区的顶部通过金属接触引出漏极；所述PNPN晶闸管位于所述PMOS晶体管的所述栅极结构的第二侧，所述PNPN晶闸管包括：由所述源区组成的第一P+掺杂区；第一N+掺杂区，形成于所述N阱表面区域中且和所述第一P+掺杂区横向接触，所述第一N+掺杂区比所述第一P+掺杂区更加远离所述栅极结构的第二侧；第二P+掺杂区，形成于所述N阱表面区域中且和所述第一N+掺杂区横向接触，所述第二P+掺杂区比所述第一N+掺杂区更加远离所述栅极结构的第二侧；所述PNPN晶闸管的阴极通过所述N阱顶部的金属接触引出；所述PNPN晶闸管的控制极通过所述第一P+掺杂区顶部的金属接触引出；所述OTP器件的位线通过所述第一N+掺杂区顶部的金属接触引出；所述PNPN晶闸管的阳极通过所述第二P+掺杂区顶部的金属接触引出；所述OTP器件的存储状态包括信息0和信息1两种状态；所述OTP器件的存储状态为信息0时，所述第一N+掺杂区和所述第一P+掺杂区形成的反向PN结使所述位线和所述沟道区之间隔离；所述OTP器件的存储状态为信息1时，所述第一N+掺杂区和所述第一P+掺杂区形成由热击穿产生的电阻结构，使得所述位线和所述沟道区连通；所述第一N+掺杂区和所述第一P+掺杂区之间的所述热击穿由所述阳极接正向电压、所述阴极接地、所述位线悬浮以及所述控制极接入电流后使所述PNPN晶闸管导通后产生。