[发明专利]集成的分裂栅非易失性存储器单元和逻辑结构

摘要

提供了集成的分裂栅非易失性存储器单元和逻辑结构。制作半导体结构的方法包括在NVM区域中形成选择栅和电荷存储层。垫片选择栅是通过在回刻蚀之后沉积共形层而形成的。构图刻蚀导致在所述选择栅上保留所述电荷存储层的一部分。形成于逻辑区域中的哑元栅结构具有被绝缘层围绕的哑元栅。执行化学抛光导致所述电荷存储层的顶面与所述哑元栅结构的顶面共面。用包括另一个化学机械抛光的金属逻辑栅替代所述哑元栅的一部分导致所述电荷存储层的顶面与所述金属逻辑栅共面。

主权项

1.一种通过使用具有非易失性存储器(NVM)区域和逻辑区域的衬底来制作半导体结构的方法，包括：在所述非易失性存储器区域中的所述衬底上形成选择栅；在所述衬底上形成电荷存储层，包括在所述逻辑区域和所述非易失性存储器区域上形成电荷存储层，其中在所述非易失性存储器区域上形成电荷存储层包括在所述选择栅上形成电荷存储层；在所述电荷存储层上形成共形的导电层，包括在所述逻辑区域和所述非易失性存储器区域上形成共形的导电层，其中在所述非易失性存储器区域上形成共形的导电层包括在所述选择栅上形成共形的导电层；刻蚀所述共形的导电层以形成与所述选择栅的侧壁相邻的控制栅；在所述电荷存储层、所述控制栅以及所述选择栅的一部分上形成掩模；使用所述掩模来执行所述电荷存储层的构图刻蚀以保留在所述选择栅上以及所述控制栅下的所述电荷存储层的一部分并且从所述逻辑区域移除所述电荷存储层；在所述逻辑区域中形成具有被绝缘层围绕的哑元逻辑栅的哑元栅结构；执行化学机械抛光以移除所述选择栅上的所述电荷存储层的所述部分并且导致所述非易失性存储器区域的顶面与所述逻辑区域的顶面共面；以及用金属栅替代所述哑元栅结构的一部分；所述方法还包括：在执行所述电荷存储层的所述构图刻蚀之后以及在所述逻辑区域中形成所述哑元栅之前在所述非易失性存储器区域上形成硬掩膜；其中，形成哑元栅结构包括：在所述逻辑区域上形成高k电介质；在所述高k电介质上形成阻挡层；以及对所述阻挡层构图。