[发明专利]一种无电阻全温补偿非带隙基准源

摘要

本发明涉及模拟集成电路技术领域。本发明的非带隙基准源，包括正温度系数电流源模块、负温度系数电流源模块、基准电压产生模块、高温补偿电流产生模块和低温补偿电流产生模块；其中，正温度系数电流源模块产生第一偏置电压接基准电压产生模块的一个输入端；正温度系数电流源模块产生第二偏置电压分别接高温补偿电流产生模块的第一输入端和低温补偿电流产生模块的第一输入端；负温度系数电流源模块产生第三偏置电压分别接高温补偿电流产生模块的第二输入端和低温补偿电流产生模块的第二输入端；高温补偿电流产生模块的输出端和低温补偿电流产生模块的输出端接基准电压产生模块的输出端。本发明能够分别对基准源电路在低温段及高温段进行补偿。

主权项

一种无电阻全温补偿非带隙基准源，包括正温度系数电流源模块、负温度系数电流源模块、基准电压产生模块、高温补偿电流产生模块和低温补偿电流产生模块；其中，正温度系数电流源模块产生第一偏置电压接基准电压产生模块的一个输入端；正温度系数电流源模块产生第二偏置电压分别接高温补偿电流产生模块的第一输入端和低温补偿电流产生模块的第一输入端；负温度系数电流源模块产生第三偏置电压分别接高温补偿电流产生模块的第二输入端和低温补偿电流产生模块的第二输入端；高温补偿电流产生模块的输出端和低温补偿电流产生模块的输出端接基准电压产生模块的输出端；所述正温度系数电流源模块由PMOS管MP1、MP2、MP3，NMOS管MN1、MN2、MN3、MN4构成；其中，MP1的源极接电源VDD，其栅极接MP2的栅极，其漏极接MN1的漏极；MN1的栅极和漏极互连，其栅极接MN2的栅极，其源极接地；MP2的源极接电源VDD，其栅极与漏极互连，其漏极接MN2的漏极；MN2的源极接MN3的漏极；MN3的栅极接MN4的栅极，其源极接地；MP3的源极接电源VDD，其栅极接MP2漏极与MN2漏极的连接点，其漏极接MN4的漏极；MN4的源极接地；MP1栅极、MP2栅漏极、MN2漏极和MP3栅极连接作为正温度系数电流源模块的第一输出端输出第一偏置电压；MN3栅极、MN4栅极和MP3漏极连接作为正温度系数电流源模块的第二输出端输出第二偏置电压；所述负温度系数电流源模块由PMOS管MP5、MP6，NMOS管MN6、MN7、MN8，DTMOST构成；其中，MP5的源极接电源VDD，其栅极接MP6的栅极，其漏极接MN6的漏极；MN6的漏极与栅极互连，其栅极接MN7的栅极，其源极接DTMOST的源极；DTMOST的栅极、漏极和衬底均接地；MP6的源极接电源VDD，其栅极与漏极互连，其漏极接MN7的漏极；MN7的源极接MN8的漏极；MN8的源极接地，其栅极接基准电压产生模块的输出端；MP5栅极、MP6栅漏极、MN7漏极连接作为负温度系数电流源模块的输出端输出第三偏置电压；所述基准电压产生模块由PMOS管MP4，NMOS管MN5构成；其中，MP4的源极接电源，其栅极接正温度系数电流源模块的第一输出端，其漏极接MN5的漏极；MN5的栅极和漏极互连，其源极接地；MP4漏极、MN5栅漏极连接作为基准电压产生模块的输出端输出基准电压；所述高温补偿电流产生模块由PMOS管MP7、MP8、MP9，NMOS管MN9、MN10、MN11构成；其中，MP7的源极接电源VDD，其栅极接负温度系数电流源模块的输出端，其漏极接MN9的漏极；MN9的栅极接正温度系数电流源模块的第二输出端，其源极接地；MP8的源极接电源VDD，其栅极接MP9的栅极，其漏极与栅极互连，其漏极接MP7漏极和MN9漏极的连接点；MP9的源极接电源，其漏极接MN10的漏极；MN10的漏极与栅极互连，其栅极接MN11的栅极，其源极接地；MN11的漏极接基准电压产生模块的输出端，其源极接地；所述低温补偿电流产生模块由PMOS管MP10，NMOS管MN12、MN13、MN14构成，其中，MP10的源极接电源VDD，其栅极接负温度系数电流源模块的输出端，其漏极接MN12的漏极；MN12的栅极接正温度系数电流源模块的第二输出端，其源极接地；MN13的漏极和栅极互连，其栅极接MN14的栅极，其源极接地；MN14的源极接地，其漏极接基准电压产生模块的输出端。