[发明专利]半导体器件及其形成方法

摘要

一种半导体器件及其形成方法，所述半导体器件，包括：半导体衬底，位于所述半导体衬底中的第一浅沟槽隔离结构，所述第一浅沟槽隔离结构顶部表面高于半导体衬底的表面；位于所述半导体衬底内的漂移区，所述漂移区包围所述第一浅沟槽隔离结构，且漂移区的深度大于第一浅沟槽隔离结构的深度；位于漂移区一侧的半导体衬底内的第一体区，第一体区与漂移区的掺杂类型相反；位于半导体衬底上的第一栅极结构，所述第一栅极结构横跨覆盖部分所述体区、半导体衬底、漂移区和第一浅沟槽隔离结构的表面；位于第一栅极结构一侧的漂移区内的第一漏区，位于第一栅极结构另一侧的第一体区内的第一源区。本发明的半导体器件减小了栅漏寄生电容的大小。

主权项

1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括LDMOS区域和逻辑区域；在所述LDMOS区域的半导体衬底中形成第一浅沟槽隔离结构，所述第一浅沟槽隔离结构顶部表面高于半导体衬底的表面，所述LDMOS区域的半导体衬底内还形成有第二浅沟槽隔离结构，逻辑区域的半导体衬底内还形成有第三浅沟槽隔离结构，第二浅沟槽隔离结构和第三浅沟槽隔离结构的表面与半导体衬底的表面齐平，所述第一浅沟槽隔离结构、第二浅沟槽隔离结构、第三浅沟槽隔离结构的形成过程为：在所述半导体衬底上形成第一掩膜层，所述第一掩膜层中具有暴露出LDMOS区域的半导体衬底表面的第一开口和第二开口、以及暴露出逻辑区域的半导体衬底表面的第三开口；沿第一开口、第二开口和第三开口刻蚀所述半导体衬底，在半导体衬底中分别形成第一沟槽、第二沟槽和第三沟槽；在第一开口、第一沟槽、第二开口、第二沟槽、第三开口和第三沟槽中填充满隔离材料；在第一开口中的隔离材料表面上形成第二掩膜层；回刻蚀去除第二开口和第三开口中的隔离材料，在第二沟槽中形成第二浅沟槽隔离结构，在第三沟槽中形成第三浅沟槽隔离结构；去除所述第二掩膜层和第一掩膜层，在第一沟槽中形成第一浅沟槽隔离结构，第一浅沟槽隔离结构的表面高于半导体衬底的表面；在LDMOS区域的半导体衬底内形成漂移区，所述漂移区包围所述第一浅沟槽隔离结构，且漂移区的深度大于第一浅沟槽隔离结构的深度；在漂移区一侧的LDMOS区域的半导体衬底内形成第一体区，第一体区与漂移区的掺杂类型相反，所述第一体区包围所述第二浅沟槽隔离结构；在逻辑区域的半导体衬底内形成的第二体区，第二体区包围所述第三浅沟槽隔离结构；在LDMOS区域的半导体衬底上形成第一栅极结构，所述第一栅极结构横跨覆盖部分所述第一体区、半导体衬底、漂移区和第一浅沟槽隔离结构的表面；在所述第二体区的表面上形成第二栅极结构；在第一栅极结构一侧的漂移区内形成第一漏区，在第一栅极结构另一侧的第一体区内形成第一源区；在第二栅极结构一侧的第二体区内形成第二漏区，在第二栅极结构另一侧的第二体区内形成第二源区。