[发明专利]存储阵列的擦除方法

摘要

一种存储单元及存储阵列的擦除方法。所述存储单元包括P型阱区、漏极、源极、第一控制栅极、第二控制栅极以及中间电极，所述存储单元的擦除方法包括施加第一偏置电压至所述P型阱区；施加第二偏置电压至所述漏极；施加第三偏置电压至所述源极；施加‑6V～‑8V电压至所述第一控制栅极；施加‑6V～‑8V电压至所述第二控制栅极；施加8V～9V电压至所述中间电极；所述第一偏置电压的电压值为负，且所述第一偏置电压的电压值、所述第二偏置电压的电压值以及所述第三偏置电压的电压值相等。本发明提供的存储单元及存储阵列的擦除方法，提高了存储器的耐久性。

主权项

一种存储阵列的擦除方法，所述存储阵列包括M条字线、M条第一控制栅线、M条第二控制栅线、N条位线、N条源线以及M行、N列呈阵列排布的存储单元，M、N为正整数；所述存储单元包括P型阱区、漏极、源极、第一控制栅极、第二控制栅极以及中间电极，第m行存储单元的中间电极均连接第m条字线，第m行存储单元的第一控制栅极均连接第m条第一控制栅线，第m行存储单元的第二控制栅极均连接第m条第二控制栅线，第n列存储单元的漏极均连接第n条位线，第n列存储单元的源极均连接第n条源线，1≤m≤M，1≤n≤N；所述存储阵列的擦除方法包括：施加第一偏置电压至待擦除存储单元的P型阱区；施加第二偏置电压至与所述待擦除存储单元连接的位线；施加第三偏置电压至与所述待擦除存储单元连接的源线；施加‑6V～‑8V电压至与所述待擦除存储单元连接的第一控制栅线；施加‑6V～‑8V电压至与所述待擦除存储单元连接的第二控制栅线；施加8V～9V电压至与所述待擦除存储单元连接的字线；施加0V电压至未与所述待擦除存储单元连接的位线；施加0V电压至未与所述待擦除存储单元连接的源线；施加0V电压至未与所述待擦除存储单元连接的第一控制栅线；施加0V电压至未与所述待擦除存储单元连接的第二控制栅线；施加0V电压至未与所述待擦除存储单元连接的字线；所述第一偏置电压的电压值为负，且所述第一偏置电压的电压值、所述第二偏置电压的电压值以及所述第三偏置电压的电压值相等。