[发明专利]一种对图形结构刻蚀能力的检测方法有效
申请号: | 201410441474.X | 申请日: | 2014-09-01 |
公开(公告)号: | CN104241157B | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 倪棋梁;陈宏璘;龙吟 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 吴俊 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及电路缺陷的检测技术领域,尤其是涉及到一种对图形结构刻蚀能力的检测方法,通过提供特殊结构的半导体衬底并安放于晶圆的一切割道上后,在衬底上表面依次沉积一层底部抗反射涂层和多晶硅层后,采用光刻、刻蚀工艺,刻蚀该多晶硅层与底部抗反射涂层。然后在电子显微镜下来观察不同尺寸结构上的底部抗反射涂层的残留情况,从而分析出有源区不同尺寸对应的均匀性各异的底部抗反射涂层对图形的刻蚀能力,以及适合涂布底部抗反射涂层与后续的刻蚀工艺相适中最佳尺寸工艺窗口,并且通过长期的检测刻蚀能力来监控其工艺性能的稳定性、可靠性。 | ||
搜索关键词: | 一种 图形 结构 刻蚀 能力 检测 方法 | ||
【主权项】:
一种对图形结构刻蚀能力的检测方法,其特征在于,所述方法包括:步骤S1、提供一具有若干浅槽隔离结构的衬底,衬底上具有若干被浅槽隔离结构隔离开的有源区,一氧化隔离层覆盖在该衬底暴露的表面,所述浅槽隔离结构顶部平面均高于所述氧化隔离层的上表面;步骤S2、在所述衬底上表面由下至上依次制备一层底部抗反射涂层和多晶硅层,进行图案化工艺,保留位于所述浅槽隔离结构顶部的多晶硅层;步骤S3、检测所述有源区顶部是否残留底部抗反射涂层;其中,以对应工艺平台中有源区最小尺寸依次等比例放大形成所述若干有源区,若其中一有源区顶部未残留底部抗反射涂层,且相邻该有源区的另一有源区顶部残留底部抗反射涂层,说明顶部未残留有底部抗反射涂层的有源区尺寸为最佳刻蚀窗口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410441474.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造