[发明专利]半导体装置及其制造方法有效
| 申请号： | 201410444601.1 | 申请日： | 2014-09-03 |
| 公开（公告）号： | CN104916619B | 公开（公告）日： | 2019-07-12 |
| 发明（设计）人： | 河崎一茂;栗田洋一郎 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L21/768 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可以降低贯通电极部分的寄生电容的半导体装置及其制造方法。第2芯片层叠在第1芯片的第1配线层侧。第2芯片包含：第2半导体层，具有与第1配线层对向的第2电路面、及第2电路面的相反侧的第2背面；第2配线层，设置在第2电路面并与第1芯片的第1配线层连接；及第2贯通电极，贯通第2半导体层而设置，并连接于第2配线层。第3芯片层叠在第2芯片的第2背面侧。第3芯片包含：第3半导体层，具有第3电路面、及与第2芯片对向的第3背面；第3配线层，设置在第3电路面；及第3贯通电极，贯通第3半导体层而设置，连接于第3配线层，并且利用凸块而连接于第2芯片的第2贯通电极。 | ||
| 搜索关键词： | 配线层 芯片 半导体层 贯通电极 电路面 背面 半导体装置 芯片层叠 对向 贯通 寄生电容 相反侧 凸块 制造 电路 | ||
【主权项】：
1.一种半导体装置，其特徵在于包含：第1芯片，包括：第1半导体层，具有第1电路面、及所述第1电路面的相反侧的第1背面；第1配线层，设置在所述第1电路面；第1背面电极，设置在所述第1背面；第1贯通电极，贯通所述第1半导体层而设置，并连接于所述第1背面电极及所述第1配线层；第1树脂层，设置在与所述第1配线层的所述第1电路面相反的面；及第1接合金属，贯通所述第1树脂层，并连接于所述第1配线层；第2芯片，层叠在所述第1芯片的所述第1配线层侧，且包括：第2半导体层，具有与所述第1电路面对向的第2电路面、及所述第2电路面的相反侧的第2背面；第2配线层，设置在所述第2电路面；第2背面电极，设置在所述第2背面；第2贯通电极，贯通所述第2半导体层而设置，并连接于所述第2背面电极及所述第2配线层；第2树脂层，设置在与所述第2配线层的所述第2电路面相反的面，并与所述第1树脂层接合；及第2接合金属，贯通所述第2树脂层，并连接于所述第2配线层，并接合于所述第1接合金属；第3芯片，层叠在所述第2芯片的所述第2背面侧，且包括：第3半导体层，具有第3电路面、及位于所述第3电路面的相反侧且与所述第2芯片对向的第3背面；第3配线层，设置在所述第3电路面；第3背面电极，设置在所述第3背面；第3贯通电极，贯通所述第3半导体层而设置，连接于所述第3背面电极及所述第3配线层；第3树脂层，设置在与所述第3配线层的所述第3电路面相反的面；及第3接合金属，贯通所述第3树脂层，并连接于所述第3配线层；以及凸块，设置在所述第2背面电极与所述第3背面电极之间，并连接于第2背面电极与所述第3背面电极；所述第1芯片与所述第2芯片的距离短于所述第2芯片与所述第3芯片的距离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410444601.1/，转载请声明来源钻瓜专利网。
