[发明专利]双浅沟槽隔离的形成方法有效
| 申请号： | 201410457676.3 | 申请日： | 2014-09-10 |
| 公开（公告）号： | CN104201146B | 公开（公告）日： | 2016-11-23 |
| 发明（设计）人： | 王永刚;李杰 | 申请（专利权）人： | 格科微电子（上海）有限公司 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴圳添;骆苏华 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双浅沟槽隔离的形成方法，包括：在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。采用所述方法形成的双浅沟槽隔离形状稳定，均一性高，形貌好。 | ||
| 搜索关键词： | 沟槽 隔离 形成 方法 | ||
【主权项】：
一种双浅沟槽隔离的形成方法，其特征在于，包括：在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽；形成所述第三浅沟槽与第二浅沟槽的步骤为：同时以所述硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度；或者，形成所述第三浅沟槽与第二浅沟槽的步骤为：分别以硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格科微电子（上海）有限公司，未经格科微电子（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410457676.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
