[发明专利]一种基于FPGA内DPRAM的乒乓缓存操作结构

摘要

本发明为一种基于FPGA内DPRAM模块的乒乓缓存操作结构，用于接收一帧数据并读一帧完整的数据，实现一帧数据的缓存；包括写操作控制模块、读操作控制模块、DPRAM模块，本发明通过判断DPRAM的写地址最高位，将DPRAM的地址空间分为低地址空间和高地址空间，在一个DPRAM内部完成乒乓缓存操作；在有外部输入的读控制信号的情况下，用写地址最高位做读地址的判断信号；在无外部输入的读控制信号的情况下，自动读缓存数据。本发明避免了传统的乒乓缓存操作产生主份备份两个DPRAM模块，产生两组DPRAM模块的写控制逻辑、读控制逻辑，耗用FPGA资源较大的缺点。

主权项

一种基于FPGA内DPRAM的乒乓缓存操作结构，其特征在于包括：写操作控制模块、读操作控制模块、DPRAM模块；写操作控制模块包括写数据寄存器组、写使能寄存器、写地址计数器；写数据寄存器组对外部输入的缓存数据信号寄存一个随路时钟周期，产生写数据信号，并输入到DPRAM模块；写使能寄存器对外部输入的缓存数据有效标志位信号寄存一个随路时钟周期，产生写使能信号，并输入到写地址计数器、DPRAM模块；在有外部输入的写控制信号的情况下：当外部输入的写控制信号有效时，写地址计数器最高位取反，写地址计数器除最高位以外的地址位赋值‘0’，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当外部输入的写控制信号无效、写使能有效、以及写地址计数器除最高位以外的地址位等于阈值时，写地址计数器不变，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当外部输入的写控制信号无效、写使能有效、以及写地址计数器除最高位以外的地址位不等于阈值时，写地址计数器加1，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当外部输入的写控制信号无效，且写使能无效时，写地址计数器不变，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当外部输入的写控制信号无效、写使能有效、以及写地址计数器除最高位以外的地址位等于阈值时，第一帧缓存完成信号变为有效，产生第一帧缓存完成信号，并输入到读地址计数器；在无外部输入的写控制信号的情况下：当写使能信号有效，且写地址计数器除最高位以外的地址位等于阈值时，写地址计数器最高位取反，写地址计数器除最高位以外的地址位赋值‘0’，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当写使能信号有效，且写地址计数器除最高位以外的地址位不等于阈值时，写地址计数器加1，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当写使能信号无效时，写地址计数器不变，产生写地址信号，并输入到DPRAM模块，同时将写地址最高位信号输入到读地址计数器；当写使能信号有效，且写地址计数器除最高位以外的地址位等于阈值时，第一帧缓存完成信号变为有效，第一帧缓存完成信号变为有效，产生第一帧缓存完成信号，并输入到读地址计数器；读操作控制模块采用读地址计数器；在有外部输入的读控制信号的情况下：当外部输入的读控制信号有效、第一帧缓存完成信号有效、以及写地址最高位指向主份缓存空间时，读地址计数器赋值为备份缓存空间的初始地址，产生读地址信号，并输入到DPRAM模块；当外部输入的读控制信号有效、第一帧缓存完成信号有效、以及写地址最高位指向备份缓存空间时，读地址计数器赋值为主份缓存空间的初始地址，产生读地址信号，并输入到DPRAM模块；其中，所述主份缓存空间和备份缓存空间是通过写地址计数器输出的写地址最高位进行区分的，主份缓存空间和备份缓存空间均位于同一个DPRAM内；当外部输入的读控制信号无效，且读地址计数器除最高位以外的地址位等于阈值时，读地址计数器不变，产生读地址信号，并输入到DPRAM模块；当外部输入的读控制信号无效，且读地址计数器除最高位以外的地址位不等于阈值时，读地址计数器加1，产生读地址信号，并输入到DPRAM模块；当外部输入的读控制信号有效，且第一帧缓存完成信号有效时，读数据有效标志位信号变为有效，产生读数据有效标志位信号，并输出到外部；当外部输入的读控制信号无效，且读地址计数器除最高位以外的地址位等于阈值时，读数据有效标志位信号变为无效，产生读数据有效标志位信号，并输出到外部；在无外部输入的读控制信号的情况下：当第一帧缓存完成信号有效，且写地址最高位的指向由主份缓存空间变为备份缓存空间时，读地址计数器赋值主份缓存空间的初始地址，产生读地址信号，并输入到DPRAM模块；当第一帧缓存完成信号有效，且写地址最高位的指向由备份缓存空间变为主份缓存空间时，读地址计数器赋值备份缓存空间的初始地址，产生读地址信号，并输入到DPRAM模块；当读地址计数器除最高位以外的地址位等于阈值时，读地址计数器不变，产生读地址信号，并输入到DPRAM模块；当读地址计数器除最高位以外的地址位不等于阈值时，读地址计数器加1，产生读地址信号，并输入到DPRAM模块；当第一帧缓存完成信号有效，且写地址最高位的指向由主份缓存空间变为备份缓存空间时，读数据有效标志位信号变为有效，产生读数据有效标志位信号，并输出到外部；当第一帧缓存完成信号有效，且写地址最高位的指向由备份缓存空间变为主份缓存空间时，读数据有效标志位信号变为有效，产生读数据有效标志位信号，并输出到外部；当读地址计数器除最高位以外的地址位等于阈值时，读数据有效标志位信号变为无效，产生读数据有效标志位信号，并输出到外部。