[发明专利]一种CMOS结构及其制造方法有效
| 申请号： | 201410459563.7 | 申请日： | 2014-09-10 |
| 公开（公告）号： | CN105405885B | 公开（公告）日： | 2018-09-07 |
| 发明（设计）人： | 李睿;刘云飞;尹海洲 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336;H01L21/8238;H01L21/762 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种CMOS结构及其制造方法，包括：衬底；器件隔离区，所述器件隔离区将衬底分隔成第一区域和第二区域；所述第一区域中包括第一、第二鳍片，第一源区、第一漏区分别位于第一、第二鳍片顶部区域，构成具有U型沟道的NMOS结构；所述第二区域中包括第三、第四鳍片，第二源区、第二漏区分别位于第三、第四鳍片顶部区域，构成具有U型沟道的PMOS结构；栅极叠层；隔离区。本发明在现有FinFET工艺的基础上提出了一种新的器件结构，使器件的栅长不受footprint尺寸限制，有效地解决了短沟道效应所带来的问题。 | ||
| 搜索关键词： | 一种 cmos 结构 及其 制造 方法 | ||
【主权项】：
1.一种CMOS器件结构，包括：衬底(100)；器件隔离区(200)，所述器件隔离区将衬底分隔成第一区域(120)和第二区域(110)；所述第一区域中包括第一鳍片(210)和第二鳍片(220)，第一源区、第一漏区分别位于第一、第二鳍片顶部区域，构成具有U型沟道的NMOS结构；所述第二区域中包括第三鳍片(230)和第四鳍片(240)，第二源区、第二漏区分别位于第三、第四鳍片顶部区域，构成具有U型沟道的PMOS结构；栅极叠层(300)，所述栅极叠层覆盖所述衬底和部分第一、第二、第三、第四鳍片底部的部分区域；隔离区(250)，所述隔离区用于隔离所述第一、第二源区、第一、第二漏区和栅极叠层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410459563.7/，转载请声明来源钻瓜专利网。
- 上一篇：跨接警示牌
- 下一篇：一种导频和数据的收发处理方法及设备
- 同类专利
- 专利分类
