[发明专利]一种SARADC的低压超低功耗高精度比较器

摘要

本发明涉及电子电路技术，具体涉及一种SAR ADC的低压超低功耗高精度比较器。包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关。单个可再生锁存器构成精度较低的粗比较器；前置放大器级联可再生锁存器构成精度较高的精比较器。给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当其落在电压范围之内，精比较器工作。本发明的有益效果为，通过检测比较器输入电压的大小来选择不同精度的比较器工作，从而在不影响比较器精度的情况下降低比较器的功耗。本发明尤其适用于低压超低功耗SAR ADC。

主权项

一种SAR ADC比较器，包括前置放大器、可再生锁存器，其特征在于：还包括检测器、比较器时钟发生器和传输门开关；比较器时钟发生器用于产生前置放大器控制信号以及可再生锁存器时钟，检测器用于设定电压范围的大小以及检测比较器输入电压差的范围，传输门开关用于选择信号的传输路径；所述前置放大器输入端通过一对传输门开关与可再生锁存器输入端相连接，其输出端通过另一对传输门开关与可再生锁存器输入端相连接；可再生锁存器的输出端与检测器输入端相连接，检测器输出端分别与比较器时钟发生器的输入端以及传输门开关的控制端相连接，比较器时钟发生器的输出端分别与前置放大器的控制端以及可再生锁存器的时钟端相连接；所述检测器包括一个延时可调的延迟单元、一个或门和2个D触发器(DFF)，所述2个D触发器为DFF1和DFF2；延迟可调延迟单元的输入端与可再生锁存器的时钟输入端相连接，其输出端与DFF2的时钟输入端相连接，或门的输入端与可再生锁存器的输出端相连接，其输出端与DFF1的时钟输入端相连接，DFF1的输出端与DFF2的数据输入端相连接；所述比较器时钟发生器包括一个延时固定的延迟单元、一个同或门、一个与门、三个D触发器DFF和3个反相器，所述3个D触发器为DFF3、DFF4和DFF5；上述检测器输出端经过反相之后分别与延时固定延迟单元的输入端、DFF5的时钟输入端以及另一个反相器的输入端相连接，延时固定延迟单元的输出端与DFF4的时钟输入端相连接，DFF4的反相输出端与DFF4数据输入端相连接，DFF5的反相输出端与DFF5数据输入端相连接，DFF4、DFF5的同相输出端与同或门输入端相连接，同或门输出端、DFF3的输出端与与门的输入端相连接，DFF3的复位端与反相器的输出端相连接；由单个可再生锁存器组成精度较低的粗比较器，由前置放大器级联可再生锁存器组成精度较高的精比较器，粗比较器的输入端通过一对传输门开关与精比较器的输出端相连接，其输出端通过另一对传输门开关与精比较器输入端相连接；给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当比较器的输入电压落在电压范围之内，精比较器工作。