[发明专利]FPGA内以太网数据帧的缓存与转发的方法及装置

摘要

本发明公开了一种FPGA内以太网数据帧的缓存与转发的方法及装置，该方法是按最小以太网数据帧包长，将数据帧缓存存储单元等深度划分成若干小颗粒数据帧存储单元；将以太网数据帧按起始小颗粒数据帧存储单元RAM(n)的0x0地址存储其标识符、0x1和0x2地址存储其末字节所在小颗粒数据帧存储单元RAM(n+m)的序号和地址以及0x3地址开始依次存储数据帧净负荷字节的格式写入数据帧缓存存储单元；从当前起始小颗粒数据帧存储单元RAM(n)的0x3地址开始依次读取已缓存数据帧净负荷字节，直至小颗粒数据帧存储单元RAM(n+m)内末字节地址，并将序号n+m加1，读取下一个数据帧。本发明实现了以太网数据帧的缓存与转发，提高了FPGA内RAM的利用率，保证了缓存与转发时整个结构的稳定性。

主权项

FPGA内以太网数据帧的缓存与转发的方法，其特征在于，包括以下步骤：步骤A10、按照最小以太网数据帧包长，将FPGA内的整个数据帧缓存存储单元等深度地划分成若干小颗粒数据帧存储单元RAM(n)；步骤A20、将输入的以太网数据帧按照一定存储格式写入FPGA内的整个数据帧缓存存储单元内；所述一定存储格式为：起始小颗粒数据帧存储单元RAM(n)的0x0地址内存储接收的以太网数据帧的标识符；起始小颗粒数据帧存储单元RAM(n)的0x1地址内存储已缓存以太网数据帧的末字节所在小颗粒数据帧存储单元RAM(n+m)的序号n+m；起始小颗粒数据帧存储单元RAM(n)的0x2地址内存储已缓存以太网数据帧的末字节所在小颗粒数据帧存储单元RAM(n+m)内的地址；从起始小颗粒数据帧存储单元RAM(n)的0x3地址开始依次存储以太网数据帧的净负荷字节直至完毕；n为正整数，m为自然数；步骤A30、读取当前起始小颗粒数据帧存储单元RAM(n)的0x1和0x2地址内末字节所在小颗粒数据帧存储单元RAM(n+m)的序号以及其在小颗粒数据帧存储单元RAM(n+m)内地址，从当前起始小颗粒数据帧存储单元RAM(n)的0x3地址开始依次读取缓存在数据帧缓存存储单元的以太网数据帧的净负荷字节，直至小颗粒数据帧存储单元RAM(n+m)内缓存末字节的地址，然后将小颗粒数据帧存储RAM(n+m)的序号加1，读取下一个以太网数据帧。