[发明专利]增强杂散抑制的捷变频频率合成器有效
| 申请号： | 201410472288.2 | 申请日： | 2014-09-17 |
| 公开（公告）号： | CN104202046B | 公开（公告）日： | 2017-06-30 |
| 发明（设计）人： | 孙敏;宋烨曦;杜仕雄 | 申请（专利权）人： | 四川九洲电器集团有限责任公司 |
| 主分类号： | H03L7/16 | 分类号： | H03L7/16 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司51214 | 代理人： | 徐宏 |
| 地址： | 621000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种增强杂散抑制的捷变频频率合成器，包括晶振、点频源、DDS单元、FPGA单元和N级倍频单元，N为预设倍频次数，点频源用于根据FPGA单元提供的频点控制参数将晶振输出的固定频率信号转换成点频信号；DDS单元用于根据FPGA单元提供的频率控制参数将点频信号转换成DDS信号，每一级倍频单元包括一分二功分器和混频器，一分二功分器用于将输入的信号分成第一分路信号和第二分路信号；混频器用于将第一分路信号作为输入信号，将第二分路信号作为本振信号，并对第一分路信号和第二分路信号进行混频后输出倍频信号；其中，DDS信号从第一级倍频单元输入。本发明能够降低信号的杂散恶化程度，进而增强杂散抑制。 | ||
| 搜索关键词： | 增强 抑制 变频 频率 合成器 | ||
【主权项】：
一种增强杂散抑制的捷变频频率合成器，包括晶振、点频源、DDS 单元、FPGA 单元，所述点频源用于根据所述FPGA单元提供的频点控制参数将所述晶振输出的固定频率信号转换成点频信号；所述DDS单元用于根据所述FPGA 单元提供的频点控制参数将所述点频信号转换成DDS信号，其特征在于，所述捷变频频率合成器还包括N 级倍频单元，N为预设倍频次数，每一级倍频单元包括一分二功分器和混频器，所述一分二功分器用于将输入的信号分成第一分路信号和第二分路信号；所述混频器用于将所述第一分路信号作为输入信号，将所述第二分路信号作为本振信号，并对所述第一分路信号和所述第二分路信号进行混频后输出倍频信号；其中，所述DDS信号从第一级倍频单元输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川九洲电器集团有限责任公司，未经四川九洲电器集团有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410472288.2/，转载请声明来源钻瓜专利网。
