[发明专利]制造半导体器件的方法及半导体器件有效
| 申请号： | 201410483638.5 | 申请日： | 2014-09-19 |
| 公开（公告）号： | CN104466677B | 公开（公告）日： | 2019-02-05 |
| 发明（设计）人： | 阿江敬;北村昌太郎;奥田哲朗;加藤豪;渡边功 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01S5/227 | 分类号： | H01S5/227 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各个实施例涉及半导体器件的方法及半导体器件。为了改进半导体器件(半导体激光器)的特性，由InP构成的有源层波导(AWG)形成为，在从(100)平面在[1‑1‑1]方向上偏离了0.5°至1.0°范围内的角度的衬底的表面的暴露部分之上，在[0‑1‑1]方向上延伸。以2000或更高的Ⅴ/Ⅴ比，在AWG之上形成由p型InP构成的覆盖层。因此，可以通过减少AWG的膜厚度变化来获得优异的多量子阱(MQW)。此外，可以形成具有这样的侧面的覆盖层，在该侧面处主要出现与衬底表面几乎垂直的(0‑11)平面。覆盖层与AWG的叠层部分的截面形状变为接近矩形的形状。因此，可以扩大电气化区域，从而可以降低半导体器件的电阻。 | ||
| 搜索关键词： | 半导体器件 覆盖层 半导体激光器 衬底表面 多量子阱 厚度变化 截面形状 侧面 垂直的 波导 衬底 电阻 叠层 源层 电气化 偏离 暴露 延伸 制造 改进 | ||
【主权项】：
1.一种用于制造半导体器件的方法，包括以下步骤：(a)在包围衬底的第一区域的区域中形成掩模；(b)在所述衬底的所述第一区域中生长第一半导体层；以及(c)在所述第一半导体层之上生长第二半导体层，其中所述衬底从(100)平面在[1‑1‑1]方向上倾斜了0.5°至1.0°范围内的角度，以及其中所述衬底、所述第一半导体层、和所述第二半导体层由Ⅲ‑Ⅴ族化合物半导体构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410483638.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种切换方法和信息处理设备
- 下一篇：一种低压保护电路
