[发明专利]3DNAND闪存的制作方法有效
申请号: | 201410490109.8 | 申请日: | 2014-09-23 |
公开(公告)号: | CN104218002B | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | 高晶;王晶;肖胜安 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 屈蘅,李时云 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种3D NAND闪存的制作方法,在形成多晶硅之前先形成一层隔离介质层,使形成多晶硅时多晶硅在隔离介质层上生长的速率和结晶颗粒大小一致,此外,在形成存储介质层之前,先对多晶硅的侧壁进行修复处理,能够降低多晶硅侧壁的粗糙度,从而使后续的存储介质层与多晶硅保持良好的接触,进而提高3D NAND闪存的性能。 | ||
搜索关键词: | dnand 闪存 制作方法 | ||
【主权项】:
一种3D NAND闪存的制作方法,其特征在于,包括步骤:提供衬底,所述衬底表面形成有多层交错堆叠的层间介质层及虚拟介质层,所述虚拟介质层形成于相邻的层间介质层之间,所述层间介质层及虚拟介质层设有多个沟槽,所述沟槽暴露出所述衬底;在所述沟槽的侧壁上形成隔离介质层;在所述沟槽中隔离介质层的表面上依次形成多晶硅和多晶硅介质层,所述多晶硅包围所述多晶硅介质层;依次刻蚀所述层间介质层及虚拟介质层,在相邻的多晶硅之间形成字线沟槽,所述字线沟槽暴露出所述衬底;刻蚀去除虚拟介质层及部分隔离介质层,形成存储区,所述存储区暴露出部分多晶硅的侧壁;对暴露出的多晶硅侧壁进行修复处理;在所述存储区的侧壁上形成存储介质层,所述存储介质层与所述层间介质层及多晶硅均接触;其中,所述修复处理包括步骤:对暴露出的多晶硅侧壁进行氧化处理,形成牺牲氧化层;刻蚀去除所述牺牲氧化层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410490109.8/,转载请声明来源钻瓜专利网。
- 上一篇:具有非线性轴向支柱的约束结构
- 下一篇:模块结合式宠物用排便器清扫装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造