[发明专利]一种具有非线性补偿功能的宽带信号发生器

摘要

本发明提供了一种具有非线性补偿功能的宽带信号发生器，主要包括数字基带系统和8倍频系统；数字基带系统存储经预失真补偿后的290‑390MHz的LFMCW信号，在外部参考时钟的控制下，输出所述290‑390MHz的LFMCW信号给8倍频系统；8倍频系统对接收的290‑390MHz的LFMCW信号进行8倍频处理后输出S波段的LFMCW信号。数字基带系统主要由高速数模转换器DA可编程逻辑门阵列FPGA，PLL时钟源和滤波器组成；其中可编程逻辑门阵列FPGA包括多种时钟产生模块、中枢控制模块、多个只读存储器ROM、并串转换模块以及单端差分转换模块。

主权项

一种具有非线性补偿功能的宽带信号发生器，其特征在于，主要包括数字基带系统和8倍频系统；数字基带系统，存储经预失真补偿后的290‑390MHz的LFMCW信号，在外部参考时钟的控制下，输出所述290‑390MHz的LFMCW信号给8倍频系统；8倍频系统，用于对接收的290‑390MHz的LFMCW信号进行8倍频处理后输出S波段的LFMCW信号；数字基带系统主要由高速数模转换器DA，可编程逻辑门阵列FPGA，PLL时钟源和滤波器组成；其中可编程逻辑门阵列FPGA包括多种时钟产生模块、中枢控制模块、多个只读存储器ROM、并串转换模块以及单端差分转换模块；PLL时钟源，在中枢控制模块的控制下，对外部提供的50MHz参考时钟进行分频和倍频处理，锁定输出1.6GHz的时钟信号给高速数模转换器DA；高速数模转换器DA，在中枢控制模块的控制之下，对1.6GHz的时钟信号进行4分频处理，输出400MHz的时钟信号给所述多种时钟产生模块；多种时钟产生模块，以外部输入的50MHz参考时钟和DA输出的400MHz的时钟信号作为参考信号，通过对所述参考信号进行分频和倍频处理，为只读存储器ROM提供200MHz的驱动时钟，并为中枢控制模块提供包括驱动时钟的时钟信号；中枢控制模块，在驱动时钟的每个上升沿到来时，生成地址信息传输给各个只读存储器ROM；只读存储器ROM，存储经预失真补偿后的290‑390MHz的LFMCW信号，其在驱动时钟的触发沿到来时，在地址信息的控制下输出ROM中存储的信号；并串转换模块，对ROM输出的数据并串转换后得到频率为800MHz的波形数据，并采用DDR的形式输出给单端差分转换模块；单端差分转换模块，对接收的信号进行单端差分转换形成差分形式的信号，然后经高速数模转换器DA，转换成模拟形式的290‑390MHz的LFMCW信号后传输给滤波器；滤波器，对290‑390MHz的LFMCW信号进行滤波，然后传输给8倍频系统。