[发明专利]基于FPGA的信号时差测量方法及时间数字转换器有效
| 申请号： | 201410491346.6 | 申请日： | 2014-09-23 |
| 公开（公告）号： | CN104199276B | 公开（公告）日： | 2017-01-11 |
| 发明（设计）人： | 李亚锋;张振军 | 申请（专利权）人： | 李亚锋 |
| 主分类号： | G04F10/04 | 分类号： | G04F10/04 |
| 代理公司： | 北京市盈科律师事务所11344 | 代理人： | 马丽丽 |
| 地址： | 510000 广东省广州市高新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的信号时差测量方法，其包括：接收到第一信号时，产生慢时钟信号，同时对慢时钟信号的周期进行计数；接收到第二信号时，产生快时钟信号，利用快时钟信号的上升沿去检测慢时钟信号的电平，同时对快时钟信号的周期进行计数；若利用快时钟信号的上升沿检测到慢时钟信号的电平发生变化，则产生一标识信号，并停止对快时钟信号和慢时钟信号信号的周期的计数；根据标识信号产生时，慢时钟信号的电平是处于上升沿还是处于下降沿，结合慢时钟信号的周期及计数所得的周期个数、快时钟信号的周期及计数所得的周期个数，相应计算第一信号和第二信号的时差。本发明相对于现有技术提高了时间测量的准确度。 | ||
| 搜索关键词： | 基于 fpga 信号 时差 测量方法 时间 数字 转换器 | ||
【主权项】：
一种基于FPGA的信号时差测量方法，其特征在于，包括以下步骤：接收到第一信号时，产生慢时钟信号，同时对所述慢时钟信号进行周期计数；接收到第二信号时，产生第一快时钟信号和第二快时钟信号，并分别利用所述第一快时钟信号的上升沿和第二快时钟信号的上升沿去检测所述慢时钟信号的电平，同时对所述第一快时钟信号和第二快时钟信号的周期进行计数；所述第二快时钟信号的周期与所述第一快时钟信号的周期相同，且所述第二快时钟信号比所述第一快时钟信号延迟90度相位；若利用所述第一快时钟信号的上升沿或第二快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化，则产生一标识信号，同时停止对所述第一快时钟信号、第二快时钟信号和所述慢时钟信号信号的周期的计数；根据所述标识信号产生时，所述慢时钟信号的电平是处于上升沿还是处于下降沿，结合所述慢时钟信号的周期及计数所得的周期个数、所述第一快时钟信号和第二快时钟信号的周期、所述第一快时钟信号计数所得的周期个数、所述第二快时钟信号计数所得的周期个数，相应计算所述第一信号和第二信号的时差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李亚锋，未经李亚锋许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410491346.6/，转载请声明来源钻瓜专利网。
