[发明专利]一种通用性可逆时序机的设计方法

摘要

本发明公开了一种通用性可逆时序机的设计方法。本方法包括步骤：利用可逆逻辑元件CDE构成s‑CDE；利用逻辑元件RT，IRT和s‑CDE构成s‑RD和s‑IRD；利用逻辑元件s‑RD和s‑IRD构成m‑信号s‑状态转换器和m‑信号s‑状态逆转换器；利用m‑信号s‑状态转换器，m‑信号s‑状态逆转换器和s‑CDE构成可逆时序机。本方法构造的可逆时序机可以有任意s种内部状态，可以在任意两个状态间改变，也可以在某一状态保持不变；本方法构造的可逆时序机是一个完全通用的m‑符号s‑状态可逆时序机，它是一个具有通用性的可逆时序机模块，可以被具体化为任意具体的计算模型，对于需求内部状态大于2的情况也完全适用。

主权项

1.一种通用性可逆时序机的设计方法，其特征在于，它包括以下步骤：(1)利用可逆逻辑元件CDE构成s‑CDE；(2)利用逻辑元件RT，IRT和s‑CDE构成s‑RD和s‑IRD；(3)利用逻辑元件s‑RD和s‑IRD构成m‑信号s‑状态转换器和m‑信号s‑状态逆转换器；(4)利用m‑信号s‑状态转换器，m‑信号s‑状态逆转换器和s‑CDE构成可逆时序机；在步骤(2)中，利用s‑CDE，RT，IRT构成s‑RD：将一个RT和一个IRT和一个s状态的s‑CDE构成一个部件，其中RT的T输出端连接到IRT的T输入端口，IRT的T1输出端口连接到s‑CDE的D端口，s‑CDE的C输出端口连接到RT的T0输入端口；一个s‑RD共需要s个这样的部件互联构成，其中第一个部件叫做部件1,第二个部件叫部件2，以此类推；部件1的IRT的T0输出端口将被留下作为s‑RD的T0输出端口，并且将部件1中的RT的R输出端口连接到IRT的R输入端口；将部件1的s‑CDE的C0和Ds‑1端口遗留下来分别作为s‑RD的R0和Ss‑1端口；当i∈{2,3…s}时，把部件i的s‑CDE的Ci‑1和Di‑2遗留下来分别作为s‑RD的Ri‑1和Si‑2；把部件i的s‑CDE的除了Di‑2端口的D0...Ds‑1输出端口分别对应连接到部件i‑1的s‑CDE的除了Ci‑2的C0...CS‑1输入端口；把部件i的IRT的T0输出端口和连接到部件i‑1的RT的T1输入端口；把部件i的RT的R输出端口遗留下来作为s‑RD的Ti‑1；最后将部件s的RT的T1输入端口留下作为s‑RD的S端，把部件1的s‑CDE的D0...Ds‑2输出端连接到部件s的s‑CDE的C0...Cs‑2输入端口；利用s‑CDE，RT，IRT构成的s‑IRD：将一个RT和一个IRT和一个s状态的s‑CDE构成一个部件，其中RT的T输出端连接到IRT的T输入端口，IRT的T0输出端口连接到s‑CDE的D端口，s‑CDE的C输出端口连接到RT的T1输入端口；一个s‑IRD共需要s个这样的部件互联构成，其中第一个部件叫做部件1,第二个部件叫部件2，以此类推；部件1的RT的T0输入端口将被留下作为s‑IRD的T0输入端口，并且将部件1中的RT的R输出端口连接到IRT的R输入端口；将部件1的s‑CDE的C0和Ds‑1端口遗留下来分别作为s‑IRD的R0和Ss‑1端口；当i∈{2,3…s‑1}时，把部件i的s‑CDE的Ci‑1和Di‑2遗留下来分别作为s‑IRD的Ri‑1和Si‑2；把部件i的s‑CDE的除了Di‑1端口的D0...Ds‑1输出端口分别对应连接到部件i+1的s‑CDE的除了Ci‑1的C0...CS‑1输入端口；把部件i的IRT的T1输出端口和连接到部件i+1的RT的T0输入端口；把部件i的IRT的R输入端口遗留下来作为s‑IRD的Ti‑1；最后将部件s的IRT的T1输入端口留下作为s‑RD的S端；把部件s的s‑CDE的D0...Ds‑2输出端连接到部件1的s‑CDE的C0...Cs‑2输入端口，把部件1的IRT的T1端口和s‑CDE的D1...Ds‑1输出端口分别连接到部件2的RT的T0端口和s‑CDE的C1...Cs‑1输入端口，把部件s的IRT的R输入端口和s‑CDE的Cs‑1，Ds‑2分别遗留下作为s‑IRD的Ts‑1和Rs‑1、Ss‑2；在步骤(3)中，利用s‑RD构成的m‑信号s‑状态转换器：m‑信号s‑状态转换器也叫m‑信号s‑状态CR，为方便下面一律用m‑信号s‑状态CR代替；一个m‑信号s‑状态CR需要m个s—RD串联而成；s‑RD的T0...Ts‑1端分别与相邻的s‑RD的R0...Rs‑1相连，第一个s‑RD的R0端口将被遗留下来作为CR的R1端，而第m个s‑RD的T0和R1...Rs‑1端口被遗留下来，分别作为CR的O1和R2...Rs端；当i∈{1,2...m}时，第i个s‑RD的S端口将被遗留下来作为CR的Ti端口，且当j∈{1,2…s}时，第i个s‑RD的Sj‑1端口将被遗留下来作为CR的Ti,j端口；第一个s‑RD的T1...Ts‑1将会被遗弃不用；利用s‑RD和s‑IRD构成的m‑信号s‑状态逆转换器：m‑信号s‑状态逆转换器也被叫做m‑信号s‑状态ICR，为方便以下的所有涉及到该转换器的名称一律用m‑信号s‑状态ICR代替；一个m‑信号s‑状态的ICR需要m个s‑IRD串联组成；s‑IRD的T0...Ts‑1端分别与相邻s‑IRD的R0...Rs‑1端相连；第一个s‑IRD的的R0端将被遗留下来作为ICR的R1端口，而第m个s‑IRD的T0和R1...Rs‑1端被遗留下来，分别作为ICR的O1和R2...Rs端；当i∈{1,2...m}时，第i个s‑IRD的S端口将被遗留下来作为ICR的Ti端口，且当j∈{1,2…s}时，第i个s‑IRD的Sj‑1端口将被遗留下来作为ICR的Ti,j端口；第一个s‑RD的R1...Rs‑1将会被遗弃不用。