[发明专利]铁电存储器设备有效
| 申请号： | 201410508927.6 | 申请日： | 2014-09-28 |
| 公开（公告）号： | CN104517634B | 公开（公告）日： | 2017-08-29 |
| 发明（设计）人： | 平山智久;森田敬三;篠崎直治 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 杜诚,陈炜 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种铁电存储器设备，包括存储器阵列，其包括多个铁电存储器单元；码生成电路，其被配置为将写入数据和奇偶校验生成器矩阵相乘以生成校验比特，由此产生汉明码，该汉明码中布置有信息比特和校验比特，该信息比特是写入数据；以及驱动电路，其被配置为将汉明码写入存储器阵列，其中，奇偶校验生成器矩阵具有多个行，并且每一行中“1”的数目是偶数。 | ||
| 搜索关键词： | 存储器 设备 | ||
【主权项】：
一种铁电存储器设备，包括：存储器阵列，所述存储器阵列包括多个铁电存储器单元；码生成电路，所述码生成电路用于将写入数据和奇偶校验生成器矩阵相乘以生成校验比特，由此产生汉明码，所述汉明码中布置有信息比特和所述校验比特，所述信息比特是所述写入数据；以及驱动电路，所述驱动电路用于将所述汉明码写入所述存储器阵列，其中，所述奇偶校验生成器矩阵具有多个行，并且每一行中“1”的数目是偶数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410508927.6/，转载请声明来源钻瓜专利网。
