[发明专利]防止多晶硅栅极被研磨的方法在审
| 申请号： | 201410512495.6 | 申请日： | 2014-09-29 |
| 公开（公告）号： | CN105529252A | 公开（公告）日： | 2016-04-27 |
| 发明（设计）人： | 杨贵璞;王坚;王晖 | 申请（专利权）人： | 盛美半导体设备(上海)有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 张振军 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种防止多晶硅栅极被研磨的方法，包括如下步骤：以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度，并将测量的厚度值作为层间介电层的前值厚度；根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度，计算多晶硅栅极上方需要去除的层间介电层的厚度；采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。本发明通过测量多晶硅栅极上方的层间介电层的厚度来获得层间介电层的前值厚度，消除了多晶硅栅极厚度对层间介电层前值厚度的影响，使得层间介电层的前值厚度更准确，从而避免了多晶硅栅极被研磨，提高了器件的良率。 | ||
| 搜索关键词： | 防止 多晶 栅极 研磨 方法 | ||
【主权项】：
一种防止多晶硅栅极被研磨的方法，其特征在于，包括如下步骤：以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度，并将测量的厚度值作为层间介电层的前值厚度；根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度，计算多晶硅栅极上方需要去除的层间介电层的厚度；采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于盛美半导体设备(上海)有限公司，未经盛美半导体设备(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410512495.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种优化堆叠栅介质与锗界面的方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
