[发明专利]一种基于APB总线的SD/MMC卡控制方法

摘要

本发明属于控制方法，具体涉及一种基于APB总线的SD/MMC卡控制方法。它包括：步骤一：指令响应收发控制，指令响应收发控制由指令响应收发控制状态机完成，它包括6种状态IDLE1、WRITE_WR1、WRITE_WO1、DLY_WR1、DLY_WO1、READ_WR1，在IDLE状态下，指令响应收发控制状态机根据外部指令判断该指令是否需要响应回复，步骤二：数据传输控制，数据传输控制由数据传输控制模块完成，它分为6种状态IDLE2、WRITE_DAT22、WRITE_CRC2、WRITE_BUSY2、READ_WAIT2、READ_DAT2。本发明的显著效果是：本技术方案在FPGA中实现了基于APB总线的SD/MMC卡控制逻辑算法，任何DSP处理器都能通过该逻辑算法方便的挂接使用SD/MMC接口的大容量存储设备。

主权项

1.一种基于APB总线的SD/MMC卡控制方法，其特征在于，包括下述步骤：步骤一：指令响应收发控制指令响应收发控制由指令响应收发控制状态机完成，它包括6种状态IDLE1、WRITE_WR1、WRITE_WO1、DLY_WR1、DLY_WO1、READ_WR1，在IDLE1状态下，指令响应收发控制状态机根据外部指令判断该指令是否需要响应回复，步骤二：数据传输控制数据传输控制由数据传输控制模块完成，它分为6种状态IDLE2、WRITE_DAT2、WRITE_CRC2、WRITE_BUSY2、READ_WAIT2、READ_DAT2；所述的步骤一中指令响应收发控制状态机的工作过程分为两条分支：分支1：IDLE1‑〉WRITE_WR1‑〉DLY_WR1‑〉READ_WR1‑〉IDLE1；分支2：IDLE1‑〉WRITE_WO1‑〉DLY_WO1‑〉IDLE1，各状态作用如下所示：(1)IDLE1状态：IDLE1状态下除了完成指令的初始化工作以外，还需要根据处理器设置信息完成下一状态的跳转操作，若所发送的指令需要响应回复，状态机进入分支1的WRITE_WR1状态；若不需要响应回复，状态机进入分支2的WRITE_WO1状态；(2)WRITE_WR1状态：WRITE_WR1状态完成指令的并串转换和CRC校验码的生成，并从CMD信号线发送至外挂设备，该状态还需要判断该指令是否要求从设备读取数据，若需要读取数据则产生一个SDMMC_CLK时钟周期高脉冲的DATA_READ1信号传递给数据传输控制模块；若不需要则直接跳转至DLY_WR1状态；(3)WRITE_WO1状态：相对于WRITE_WR1状态，WRITE_WO1状态较为简单，它仅需要完成指令的并串转换和CRC校验码的生成，完成指令的发送操作后直接跳转至DLY_WO1状态；(4)DLY_WR1状态：该状态的主要工作包括设置CMD信号线为高阻、复位并禁止CRC校验模块，并且等待接收CMD信号线上的响应起始位，待接收到后跳转到READ_WR1状态；(5)DLY_WO1状态：该状态完成设置CMD信号线为高阻、复位并禁止CRC校验模块后，等待4个时钟周期，然后直接跳转至IDLE1状态；(6)READ_WR1状态：READ_WR1状态负责设备返回响应的接收，它会根据处理器设置的响应字节长度完成接收响应的串并转换，进行CRC校验，并置相应的状态位供处理器读取。