[发明专利]多电压域的输入/输出缓冲器

摘要

本申请公开了一种多电压域的输入/输出缓冲器，包括电源电压检测电路，预驱动级，以低耐压值的MOS作为基本器件的低电压应用驱动级，以高耐压值的MOS作为基本器件的高电压应用驱动级，以及以高耐压值的MOS作为基本器件的防过压电路；通过在检测到输入/输出缓冲器工作于高电压域时，关闭低压应用驱动级、启动高电压应用驱动级，在检测到输入/输出缓冲器工作于低电压域时，启动低压应用驱动级、关闭高电压应用驱动级，从而在不增加输入/输出缓冲器的面积和ESD保护电路设计难度、并改善输入/输出缓冲器的性能的前提下，实现了输入/输出缓冲器的多电压域设计。

主权项

一种多电压域的输入/输出缓冲器，其特征在于，包括电源电压检测电路，预驱动级，具有第一MOS和第二MOS的低电压应用驱动级，具有第三MOS和第四MOS的高电压应用驱动级，以及具有第五MOS、第六MOS、第七MOS和第八MOS的防过压电路，其中：所述电源电压检测电路具有与输入/输出缓冲器的工作电源相连的输入引脚，以及与所述预驱动级相连的第一输出引脚和第二输出引脚，用于在检测到所述工作电源为高电压域时，控制所述第一输出引脚输出低电平、第二输出引脚输出高电平，以及在检测到所述工作电源为低电压域时，控制所述第一输出引脚输出高电平、第二输出引脚输出低电平；所述预驱动级具有第一输出引脚、第二输出引脚、第三输出引脚和第四输出引脚，用于在检测到所述电源电压检测电路的第一输出引脚为高电平、第二输出引脚为低电平时，控制所述预驱动级的第三输出引脚输出高电平、第四输出引脚输出低电平，以及在检测到所述电源电压检测电路的第一输出引脚为低电平、第二输出引脚为高电平时，控制所述预驱动级的第一输出引脚输出高电平、第二输出引脚输出低电平；对于所述第一MOS，其栅极接所述预驱动级的第一输出引脚，其漏极接所述第二MOS的漏极；对于所述第二MOS，其栅极接所述预驱动级的第二输出引脚，其源极接地；对于所述第三MOS，其栅极接所述预驱动级的第三输出引脚，其源极接所述输入/输出缓冲器的工作电源，其漏极接所述第四MOS的漏极；对于所述第四MOS，其栅极接所述预驱动级的第四输出引脚，其源极接地；对于所述第五MOS，其栅极接所述电源电压检测电路的第一输出引脚，其漏极接输入/输出缓冲器的工作电源，其源极分别接所述第一MOS的源极和所述第七MOS的漏极；对于所述第六MOS，其栅极接所述电源电压检测电路的第一输出引脚，其漏极接所述第三MOS的漏极，其源极接所述第二MOS的漏极；对于所述第七MOS，其栅极接所述电源电压检测电路的第二输出引脚，其源极接地；对于所述第八MOS，其栅极接所述电源电压检测电路的第二输出引脚，其漏极接所述第二MOS的漏极，其源极接地；其中，所述第一MOS为低耐压值的PMOS，所述第二MOS为低耐压值的NMOS，所述第三MOS为高耐压值的PMOS，所述第四MOS、第五MOS、第六MOS、第七MOS和第八MOS均为高耐压值的NMOS。