[发明专利]基于FPGA的多路抽取复用滤波器的方法及装置

摘要

本发明提供了一种基于FPGA的多路抽取复用滤波器的方法，该方法包括：根据数据采样率和抽取滤波器的抽取倍数，获得各相滤波器的时延；根据抽取滤波器系数的对称性，对所述抽取滤波器的公式进行变换；根据变换后的抽取滤波器公式及各相滤波器的时延，得到优化后的多路抽取滤波器。本发明还提供了一种基于FPGA的多路抽取复用滤波器的装置，该装置包括时延获取模块、变换模块及优化模块。本发明通过抽取滤波器各相系数的对称性对抽取滤波器的公式进行修改，从而使得修改后的抽取滤波器采用预加的方法，节省了乘法器资源，且该滤波器包括时延单元，则不需要储存，减少了储存单元的使用。

主权项

1.一种基于FPGA的多路抽取复用滤波器的方法，其特征在于，所述方法包括：根据数据采样率和抽取滤波器的抽取倍数，获得各相滤波器的时延；根据抽取滤波器系数的对称性，对所述抽取滤波器的公式进行变换；根据变换后的抽取滤波器公式及各相滤波器的时延，得到优化后的多路抽取滤波器；其中，所述根据数据采样率和抽取滤波器的抽取倍数，获得各相滤波器的时延，包括：根据输入数据采样率及抽取倍数，采用如下公式计算得到抽取滤波后的采样速率：输入数据采样率/抽取倍数＝抽取滤波后的采样速率；根据现场可编程门阵列FPGA的时钟频率及所述抽取滤波后的采样速率，采用如下公式计算得到每相滤波器的路数：每相滤波器的路数＝时钟频率/抽取滤波后的采样速率；根据所述每相滤波器的路数，确定各相滤波器的时延；其中，所述根据所述每相滤波器的路数，确定各相滤波器的时延，包括：根据所述每相滤波器的路数L，及滤波器的阶数2M，得到：每相滤波器的前M/N‑1个数据的延时为L+1；第M/N个数据的延时为L；其余数据的延时为L‑1；其中，N≥2，M为N的整数倍，且L为正整数；其中，所述根据抽取滤波器系数的对称性，对所述抽取滤波器的公式进行变换，包括：根据滤波器的阶数2M及抽取倍数N，得到抽取滤波器的公式，如下：根据滤波器系数的对称性，对所述抽取滤波器的公式进行变换，得到变换后的抽取滤波器公式：其中，Y(n)表示滤波器的输出，X(n‑i*N‑k)、X(n‑(2M‑1‑i*N)+k)均表示滤波器的输入，coef(i*N+k)表示滤波器的系数，i，k均为大于等于0的整数。