[发明专利]一种用于单调开关方式的逐次逼近型模数转换器

摘要

本发明公开了一种用于单调开关方式的逐次逼近型模数转换器，属于高速逐次逼近型模数转换器领域，特别是比较器电路领域。包括：电荷重分配数模转换器、比较器、控制逻辑单元。对现有模数转换器中的电荷重分配数模转换器添加一个冗余电路，并对现有比较器通过增加可以由逻辑控制的尾电流源，并且通过调节不同比较周期内尾电流的比例来实现对比较器失调和噪声的调节，具有结构简单，功耗低，速度快的优势。在0.13μm工艺下设计的10位100MS/s验证逐次逼近型模数转换器能够获得9.3位以上的有效位数，功耗仅为1.7mW，品质因数能够达到25.7fJ/conv。

主权项

一种用于单调开关方式的逐次逼近型模数转换器包括：电荷重分配数模转换器、比较器、控制逻辑单元；电荷重分配数模转换器的输出为比较器的输入，比较器的输出为控制逻辑单元的输入，控制逻辑单元根据输入反馈控制电荷重分配数模转换器和比较器；所述电荷重分配数模转换器为n位电荷重分配数模转换器，包括两端，其中每个单端包括：2^n‑1个单位电容和2^m个冗余单位电容，其中n为大于1的整数，m为大于0小于n‑1的整数；各单端的所有电容并联，将所有单位电容根据开关的先后顺序按照二进制累加的方式分组为n个组合电容：第1组为2^n‑2个单位电容，最后两组都为1个电容；所有冗余单位电容组合为一个冗余组合电容；组合电容和冗余组合电容的一端与采样输入连接，最后一组组合电容的另一端与参考电压GND连接，其余组合电容和冗余组合电容的另一端与参考电压V_ref或参考电压GND连接；控制逻辑单元分别控制除最后一组组合电容外的其它组合电容和冗余组合电容与参考电压V_ref或参考电压GND连接，并且控制冗余组合电容与参考电压V_ref或参考电压GND连接。所述比较器包括：输入电路和输出电路；其中输入电路包括5个PMOS管：第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M5)、第四PMOS管(M5`)、第五PMOS管(M14)；2个NMOS管：第一NMOS管(M3)、第二NMOS管(M4)；第三PMOS管(M5)与第五PMOS管(M14)的源极与电源(Vdd)连接，第三PMOS管(M5)、第一PMOS管(M1)、第一NMOS管(M3)依次串联，第五PMOS管(M14)、第四PMOS管(M5`)、第二PMOS管(M2)、第二NMOS管(M4)依次串联，第五PMOS管(M14)的栅极与尾电流调节信号(ctrl)连接，第三PMOS管(M5)、第四PMOS管(M5`)、第一NMOS管(M3)、第二NMOS管(M4)的栅极同时与复位输入(ret)连接，第三PMOS管(M5)、第四PMOS管(M5`)漏极相连，第一PMOS管(M1)的栅极作为模拟信号V_inn的输入，第二PMOS管(M2)的栅极作为模拟信号V_inp的输入，第一NMOS管(M3)与第二NMOS管(M4)的源极共同接地；其中输出电路包括4个PMOS管：第六PMOS管(M12)、第七PMOS管(M10)、第八PMOS管(M11)、第九PMOS管(M13)；2个反向器：第一反向器、第二反向器；四个NMOS管：第三NMOS管(M6)、第四NMOS管(M7)、第五NMOS管(M8)、第六NMOS管(M9)；1个与非门；第六PMOS管(M12)与第七PMOS管(M10)的源极与电源(Vdd)连接，第六PMOS管(M12)与第七PMOS管(M10)并联后依次与第三NMOS管(M6)、第五NMOS管(M8)串联；第八PMOS管(M11)与第九PMOS管(M13)的源极与电源(Vdd)连接，第八PMOS管(M11)与第九PMOS管(M13)并联后依次与第四NMOS管(M7)、第六NMOS管(M9)串联；第五NMOS管(M8)与第六NMOS管(M9)的源极共同接地；第六PMOS管(M12)与第九PMOS管(M13)的栅极同时与反复位输入连接；第七PMOS管(M10)与第三NMOS管(M6)的共接点(bn)同时与第八PMOS管(M11)的栅极、第六NMOS管(M9)的栅极、第一反向器的输入端连接，该反向器的输出端作为比较器输出outp；第八PMOS管(M11)与第四NMOS管(M7)的共接点(bp)同时与第七PMOS管(M10)的栅极、第五NMOS管(M8)的栅极、第二反向器的输入端连接，该反向器的输出端作为比较器输出outn；第一反向器的输入端(bn)与第二反向器的输入端(bp)作为与非门的输入，该与非门的输出为比较器输出ready；输入电路中第一PMOS管(M1)与第一NMOS管(M3)的共接点与输出电路中第三NMOS管(M6)的栅极连接；输入电路中第二PMOS管(M2)与第二NMOS管(M4)的共接点与输出电路中第四NMOS管(M7)的栅极连接。