[发明专利]基于FPGA的优化布局结构的加法器的工艺映射方法有效
| 申请号： | 201410569318.1 | 申请日： | 2014-10-22 |
| 公开（公告）号： | CN105589981B | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 耿嘉;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的优化布局结构的加法器的工艺映射方法，所述方法包括：在所述FPGA的一个逻辑单元LE的一个逻辑区LP中带进位链的四输入查找表LUT4C的两个输入端分别输入第一加法器的进位输入信号；所述LUT4C对输入的两个所述进位输入信号执行加法逻辑运算后输出和数和第一进位输出信号；将所述第一进位输出信号连接至第一加法器的进位输入端。通过利用一个LUT4C产生最低位的进位输入信号，使得进位链的起始位置不再受FPGA架构上的限制，而是可以位于LE的任意一个进位单元，由此实现了对芯片布局结构和面积的优化。 | ||
| 搜索关键词： | 基于 fpga 优化 布局 结构 加法器 工艺 映射 方法 | ||
【主权项】：
1.一种基于FPGA的优化布局结构的加法器的工艺映射方法，其特征在于，所述方法包括：在所述FPGA的一个逻辑单元LE的一个逻辑区LP中带进位链的四输入查找表LUT4C的两个输入端分别输入第一加法器的最低位的进位输入信号；所述LUT4C对输入的两个所述进位输入信号执行加法逻辑运算后输出和数和第一进位输出信号；将所述第一进位输出信号连接至第一加法器的进位输入端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410569318.1/，转载请声明来源钻瓜专利网。
