[发明专利]一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路

摘要

本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路可以消除半选问题，同时解决读半选问题和写半选问题，不会带来稳定性问题，同时没有额外的功耗消耗，实验测得当列译码单元(CMUX)为4时，总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3％和88.2％；同时，该电路大幅提高读噪声容限，使读噪声容限与保持状态噪声容限类似，达到了传统6T的读噪声容限的2.3倍；另外，该电路通过打断反相器反馈结构使得写裕度有所提高，达到了传统6T SRAM单元的1.41倍。

主权项

一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，其特征在于，该电路包括：四个PMOS管P1～P4和八个NMOS管N1～N8；其中，NMOS管N1和PMOS管P1组成一个反相器A1，该反相器A1输入端接字线WL，输出端接NMOS管N4的栅极，所述PMOS管P1的源极接片选CS，所述NMOS管N1的源极接地；PMOS管P4和NMOS管N7组成并联结构，所述NMOS管N7的栅极接字线WL；NMOS管N2与PMOS管P2组成反相器A2，NMOS管N3与PMOS管P3组成反相器A3，其中，反相器A3的输出端直接连接到反相器A2的输入端，反相器A2的输出端通过PMOS管P4和NMOS管N7组成的并联结构连接到反相器3的输入端；反相器A2与A3在PMOS管P4或NMOS管N7开启的情况下形成交叉耦合；所述PMOS管P4的源极和所述NMOS管N7的源极一起接到反相器A3的输入端，P4的漏极和N7的漏极一起接到反相器A2的输出端；PMOS管P2与P3的源级与电源VDD连接，NMOS管N2与N3的源级接地；所述反相器A3的输出端接NMOS管N5的栅极，所述NMOS管N5的源极与位线BLB相连；所述反相器A3的输入端接NMOS管N6的栅极，所述NMOS管N6的源极与位线BL相连；所述NMOS管N4的源极接BL，漏极接所述反相器A3的输入端；NMOS管N5与N6的漏极接NMOS管N8的源极，所述NMOS管N8漏极接读字线RWL，栅极接片选信号CS。