[发明专利]（15，5）BCH码的编码电路设计方法

摘要

本发明提供一种(15,5)BCH码的编码电路设计方法，该编码电路设计方法包括：根据该(15,5)BCH码的生成多项式，构造串行编码电路；分别为串行编码电路中的每个寄存器，获得输入第i+1位信息位后其存储的冗余校验位与输入第i位信息位后各寄存器内存储的冗余校验位、输入的第i+1位信息位之间的第一关系式；分别为串行编码电路中的每个寄存器，获得输入全部5位信息位后其存储的冗余校验位与未输入任何信息位时各寄存器内存储的冗余校验位、全部5位信息位的第二关系式；根据第二关系式，构造并行编码电路。本发明采用并行电路代替传统的串行编码方案，极大地缩短编码时间。

主权项

1.一种(15，5)BCH码的编码电路设计方法，该编码电路设计方法包括：根据该(15，5)BCH码的生成多项式，构造具有10个串联的寄存器的串行编码电路；根据该串行编码电路，分别为串行编码电路中的每个寄存器，获得输入第i+1位信息位后其存储的冗余校验位与输入第i位信息位后各寄存器内存储的冗余校验位、输入的第i+1位信息位之间的第一关系式，i≤4且为非负整数；根据第一关系式，分别为串行编码电路中的每个寄存器，获得输入全部5位信息位后其存储的冗余校验位与未输入任何信息位时各寄存器内存储的冗余校验位、全部5位信息位的第二关系式；根据第二关系式，构造以5位信息位为输入、10位冗余校验位为输出的并行编码电路：其中根据第一关系式获得第二关系式的步骤包括：将为串行编码电路中的各寄存器获得的第一关系式向量化，从而获得表示输入第i+1位信息位后10个寄存器存储的冗余校验位的向量与输入第i位信息位后10个寄存器存储的冗余校验位的向量、输入的第i+1位信息位之间的关系的第一向量关系式；根据第一向量关系式，获得表示输入全部5位信息位后10个寄存器存储的冗余校验位的向量与未输入任何信息位时10个寄存器存储的冗余校验位的向量、全部5位信息位之间的关系的第二向量关系式；从第二向量关系式中，获得对应于串行编码电路中的每个寄存器的第二关系式；所述第一关系式如下：式中表示输入第i位信息位后各寄存器S₀～S₉内存储的冗余校验位，表示输入第i+1位信息位后各寄存器S₀～S₉内存储的冗余校验位，u_i+1表示输入的第i+1位信息位；第一关系式中的加都是模二加：将第一关系式改写成第一向量关系式如下：式中Si表示输入第i位信息位后10个寄存器存储的冗余校验位的向量，Si+1表示输入第i+1位信息位后10个寄存器存储的冗余校验位的向量，矩阵A为由所述第一关系式中的各系数得到的系数矩阵；G，i+1是向量矩阵Gi+1的第i+1列，Gi+1是反映输入的第i+1位信息位的向量矩阵；由第一向量关系式得到第二向量关系式如下：式中S5表示输入全部5位信息位后10个寄存器存储的冗余校验位的向量，S0为未输入任何信息位时10个寄存器存储的冗余校验位的向量；设定未输入任何信息位时各寄存器内存储的冗余校验位都为0，此时S0为0，则第二向量关系式变形为：由此，将变形后的第二向量关系式展开得到对应于串行编码电路中的每个寄存器的第二关系式：式中分别表示寄存器S₀～S₉的第二关系式；设定U为所有信息位组成的向量，则U＝[u₀，u₁，...，u₄]。