[发明专利]多通道FIFO缓冲器的控制方法

摘要

本发明提供的一种多通道FIFO缓冲器的控制方法，所述FIFO缓冲器包括数据存储模块、读写指针控制模块、状态标识模块、以及数据选择模块；所述数据存储模块用于存储数据，其包括内部存储单元、输入端寄存器阵列、输出端寄存器阵列、第一多路选择器；所述输入端寄存器阵列R2包括多个输入端寄存器，所述输出端寄存器阵列包括至少一个输出端寄存器。本发明可以一次传输多个传输通道的多个输入数据，且在多个传输通道的数据拼凑写满输入端寄存器阵列后，才一次性写入到内部存储器，避免了由于数据位宽导致的内部存储器资源浪费的问题以及内部存储器读写性能的问题。

主权项

一种多通道FIFO缓冲器的控制方法，其特征在于，所述方法包括：S1、提供一多通道FIFO缓冲器；所述多通道FIFO缓冲器包括：数据存储模块、读写指针控制模块、状态标识模块、以及数据选择模块；所述数据存储模块用于：存储数据，其包括：内部存储单元、输入端寄存器阵列、输出端寄存器阵列、第一多路选择器；所述读写指针控制模块包括：写操作控制单元、读操作控制单元；写操作控制单元用于：控制将输入端寄存器阵列中的数据写入到内部存储单元；读操作控制单元用于：将内部存储单元中的数据读取到输出端寄存器阵列；所述状态标识模块用于标识多通道FIFO缓冲器的存储状态；所述数据选择模块用于，根据所述状态标识单元标识的多通道FIFO缓冲器的存储状态，判断输入数据的存储位置；其中，所述输入端寄存器阵列包括多个输入端寄存器，所述输出端寄存器阵列包括至少一个输出端寄存器；S2、将所述多通道FIFO缓冲器初始化，以使所述FIFO缓冲器的存储状态为空；S3、第一个时钟周期到来时，且在写使能有效后，将通过多个传输通道的输入数据全部写入输出端寄存器阵列，以在读使能有效后，通过多个通道的输入数据可以在同一个周期内全部输出；S4、第二个时钟周期到来时，所述内部存储单元为空；在写使能有效后，根据输出端寄存器阵列的状态，判断输入数据的存储位置；若输出端寄存器阵列未满，则继续将输入数据写入到输出端寄存器阵列；若输出端寄存器阵列为满，则将输入数据写入到输入端寄存器阵列；若输出端寄存器阵列为满，同时，读使能有效，所述输出端寄存器阵列中存储的数据正在读出，则将输入数据写入到输出端寄存器阵列。