[发明专利]沟槽器件的制作方法有效
申请号: | 201410628678.4 | 申请日: | 2014-11-10 |
公开(公告)号: | CN104409349B | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | 杨彦涛;杨富宝;赵金波;王珏;汤光洪 | 申请(专利权)人: | 成都士兰半导体制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/66;H01L21/306 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 610404 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种沟槽器件的制作方法,进行化学机械抛光直至外延层与阻止层的顶面齐平为止,然后测量半导体衬底上方的阻止层的实际厚度,并根据半导体衬底上方的阻止层的实际厚度刻蚀沟槽内的外延层,直至使外延层与半导体衬底顶面齐平,该方法既可以去除高于半导体衬底顶面的外延层又不会损伤到零层光刻标记,如此,即可保证不会影响光刻对位,又可避免外延层相对于半导体衬底存在凸起使后道的栅氧、多晶工艺等形成台阶,有利于提高器件的耐压等性能。 | ||
搜索关键词: | 外延层 衬底 半导体 阻止层 沟槽器件 光刻 化学机械抛光 测量半导体 衬底顶面 顶面齐平 刻蚀沟槽 对位 多晶 耐压 齐平 去除 凸起 栅氧 制作 损伤 保证 | ||
【主权项】:
1.一种沟槽器件的制作方法,其特征在于,包括:提供具有特定掺杂类型的半导体衬底;刻蚀半导体衬底形成零层光刻标记;在所述半导体衬底上形成阻止层;刻蚀所述阻止层及所述阻止层下方的半导体衬底形成若干沟槽;进行外延填充工艺在所述沟槽中形成与所述衬底的掺杂类型相反的外延层,所述外延层具有高出所述阻止层顶面的凸起部分;进行化学机械抛光直至所述外延层与所述阻止层的顶面齐平;测量所述半导体衬底上方的阻止层的实际厚度,并根据所述半导体衬底上方的阻止层的实际厚度刻蚀所述沟槽内的外延层,直至使所述外延层与所述半导体衬底顶面齐平,且不会损伤零层光刻标记;去除所述阻止层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都士兰半导体制造有限公司,未经成都士兰半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410628678.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种线路板文字印刷方法
- 下一篇:一种梯形失真校正方法以及投影装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造