[发明专利]沟槽隔离结构的形成方法有效
| 申请号： | 201410640608.0 | 申请日： | 2014-11-13 |
| 公开（公告）号： | CN105655284B | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 应战;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种沟槽隔离结构的形成方法，包括：提供衬底，所述衬底表面具有掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫层；在形成所述衬垫层之后，对所述掩膜层的侧壁进行刻蚀，暴露出所述沟槽周围的部分衬底表面；在对所述掩膜层的侧壁进行刻蚀之后，以所述掩膜层和衬垫层为掩膜，在所暴露出的衬底表面掺杂改性离子，在所暴露出的衬底表面形成阻挡层，且所述阻挡层位于包围所述沟槽顶部的衬底表面；在形成阻挡层之后，在所述衬垫层表面形成填充满沟槽的隔离层。所形成的沟槽隔离结构的隔离效果良好。 | ||
| 搜索关键词： | 沟槽 隔离 结构 形成 方法 | ||
【主权项】：
1.一种沟槽隔离结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫层；在形成所述衬垫层之后，对所述掩膜层的侧壁进行刻蚀，暴露出所述沟槽周围的部分衬底表面；在对所述掩膜层的侧壁进行刻蚀之后，以所述掩膜层和衬垫层为掩膜，在所暴露出的衬底表面掺杂改性离子，所述改性离子包括碳离子和氮离子，在所暴露出的衬底表面形成阻挡层，且所述阻挡层位于包围所述沟槽顶部的衬底表面；在形成阻挡层之后，在所述衬垫层表面形成填充满沟槽的隔离层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410640608.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
