[发明专利]基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法

摘要

基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，涉及一种大规模集成电路的小时延故障测试通路选择方法。它是为了解决现有基于贪婪算法对小时延缺陷的测试通路选择方法时间复杂度和空间复杂度过高的问题。本发明所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，通过使用关键节点选择来优化蚁群优化算法的搜索时间，进而快速选择出小时延缺陷测试通路，使搜索时间减少为原时间的20％至25％。不仅降低了时间复杂度，也降低了空间复杂度。适用于在大规模集成电路小时延故障测试通路的选择。

主权项

基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，它包括以下步骤：步骤一：将待选择通路的大规模集成电路按照节点连接结构转化为拓扑结构，并将该拓扑结构保存为邻接矩阵，然后将该邻接矩阵作为目标电路网络；步骤二：在上述目标电路网络中，选取关键度评价标准中，排序前5％的节点作为关键节点，根据关键度公式设置链入关键节点的连线上的信息素；步骤三：利用蚁群优化算法将蚂蚁放置在目标电路网络的输入节点处；步骤四：根据目标电路网络中相邻节点之间的连接信息，获得与蚂蚁当前所在节点连通的所有节点，并按概率原则在该所有节点中，选择概率最大的节点作为蚂蚁将要到达的下一个节点；步骤五：判断步骤四获得的下一个节点是否为指定输出节点，是则执行步骤六，否则返回步骤四；步骤六：将蚂蚁从输入节点至指定输出接点之间走过的路径作为待选择的通路。