[发明专利]用于时钟变换的QC‑BC01电路模块

摘要

本发明创造了一种把QC转换为BC01的电路，该电路由四个阈0.5的NMOS管、三个阂1.5的NMOS管、一个阈2.5的NMOS管、两个阈‑0.5的PMOS管、一个阈‑1.5的PMOS管和一个阈‑2.5的PMOS管组成；本发明的价值在于该转换电路在确保QC有用信息不丢失的前提下，将QC信号转换为易于识别和使用的BC01信号；这样一方面可以使用QC信号驱动基于BC01信号的数字电路，另一方面解决了QC与BC01间的兼容问题；另外，由于该转换电路把识别难度大的QC转换为了易识别的BC01，所以可采用该转换电路和简单的BC01识别电路来组成QC的识别电路，这样可降低QC应用电路的复杂度，进而有助于QC的推广应用。

主权项

一种将四值时钟转换为二值时钟的CMOS电路，有一个四值时钟输入端QC和一个二值时钟输出端BC，所述CMOS电路能把四值时钟电平逻辑值0和2转换为二值时钟电平逻辑值0且能把四值时钟电平逻辑值1和3转换为二值时钟电平逻辑值1，即所述CMOS电路的功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为0→1→0的二值时钟输出；所述CMOS电路的特征在于：包括四个阈0.5的NMOS管N1、N3、N4和N8、三个阈1.5的NMOS管N2、N5和N7、一个阈2.5的NMOS管N6、两个阈‑0.5的PMOS管P1和P2、一个阈‑1.5的PMOS管P3和一个阈‑2.5的PMOS管P4，所述MOS管P2、N6、N5、N2、P3、N7、P4和N8的栅极与电路输入端QC相接，所述MOS管P2、P3和P4的源极与电平逻辑值3的电压源相接，N1、N2、N6、N7和N8的源极与电源地相接，N4和N5的源极与电平逻辑值1的电压源相接，P2和N6的漏极与N3的栅极相接，N3的源极与N2的漏极相接，N4的漏极与P1的源极相接，P3和N7的漏极与N4的栅极相接，P4和N8的漏极与P1和N1的栅极相接，P1、N1、N3和N5的漏极相接作为电路的输出端BC。