[发明专利]一种基于复杂三互锁存单元的抗辐射加固触发器电路

摘要

本发明公开了一种基于复杂三互锁存单元的抗辐射加固触发器电路，该抗辐射加固触发器电路是由时钟信号产生电路、D输入滤波电路、C单元电路和表决电路、主互锁存电路和从互锁存电路组成；所述C单元电路包括第一C单元电路、第二C单元电路和第三C单元电路；外部的时钟信号CK经时钟信号产生电路生成时钟信号和外部数据信号D经D输入滤波电路生成数据信号经主互锁存电路、从互锁存电路和C单元电路后，输出的数据信号经表决电路输出整个触发器的输出信号Q。本发明的技术方案采用复杂三互锁存电路加固触发器技术，在触发器电路受到辐射等干扰而导致电路翻转时能保证整个触发器电路输出稳定，增强了其可靠性，大幅提高了触发器电路的抗辐射能力。

主权项

一种基于复杂三互锁存单元的抗辐射加固触发器电路，包括时钟信号产生电路、D输入滤波电路、C单元电路和表决电路，其特征是：该抗辐射D触发器电路还包括主互锁存电路和从互锁存电路；所述C单元电路包括第一C单元电路、第二C单元电路和第三C单元电路；外部的时钟信号CK经时钟信号产生电路生成三路同相时钟信号bclk1、bclk2和bclk3以及三路反相时钟信号nclk1、nclk2和nclk3；外部数据信号D经D输入滤波电路生成三路数据信号D1、D2和D3；三路同相时钟信号bclk1、bclk2和bclk3、三路反相时钟信号nclk1、nclk2和nclk3以及三路数据信号D1、D2和D3输入到主互锁存电路，经主互锁存电路后输出三路数据信号M1、M2和M3；三路同相时钟信号bclk1、bclk2和bclk3、三路反相时钟信号nclk1、nclk2和nclk3以及主互锁存电路输出的三路数据信号M1、M2和M3均输入到从互锁存电路，然后经从互锁存电路后产生三路数据信号S1、S2和S3，从互锁存电路输出的两路数据信号S1和S2输入到第一C单元电路产生数据信号Q3，从互锁存电路输出的两路数据信号S2和S3输入到第二C单元电路产生数据信号Q1，从互锁存电路输出的两路数据信号S1和S3输入到第三C单元电路产生数据信号Q2，数据信号S1、S2和S3输入到表决电路输出整个触发器的输出信号Q；所述主互锁存电路是由15个PMOS管PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8、PM9 、PM10、PM11、PM12、PM13、PM14、PM15和15个NMOS管NM1 、NM2、NM3、NM4、NM5、NM6、NM7、NM8、NM9、NM10、NM11、NM12、NM13、NM14、NM15以及三个传输门TM1、TM2、TM3组成；所述传输门TM1的同相控制端与时钟信号产生电路生成的反相时钟信号nclk1的信号输出端连接，传输门TM1的反相控制端与时钟信号产生电路生成的同相时钟信号bclk1的信号输出端连接，所述传输门TM2的同相控制端与时钟信号产生电路生成的反相时钟信号nclk2的信号输出端连接，传输门TM2的反相控制端与时钟信号产生电路生成的同相时钟信号bclk2的信号输出端连接，所述传输门TM3的同相控制端与时钟信号产生电路生成的反相时钟信号nclk3的信号输出端连接，传输门TM3的反相控制端与时钟信号产生电路生成的同相时钟信号bclk3的信号输出端连接；所述传输门TM1的左侧双向数据端口与D输入滤波电路的数据信号D1的信号输出端连接，传输门TM2的左侧双向数据端口与D输入滤波电路的数据信号D2的信号输出端连接，传输门TM3的左侧双向数据端口与D输入滤波电路的数据信号D3的信号输出端连接，传输门TM1的右侧双向数据端口D11分别与PM3的漏极、PM5的栅极、PM9的栅极和NM1的漏极、NM10的栅极、NM14的栅极连接，传输门TM2的右侧双向数据端口D22分别与PM8的漏极、PM10的栅极、PM14的栅极和NM6的漏极、NM4的栅极、NM15的栅极连接，传输门TM3的右侧双向数据端口D33分别与PM4的栅极、PM13的漏极、PM15的栅极和NM5的栅极、NM11的漏极、NM9的栅极连接；所述PM1的栅极与数据信号M2的输出端连接，PM1的源极外接电源，漏极与PM2的源极相接，PM2的栅极分别与PM15的漏极、NM14的漏极、NM12的栅极相连，PM2的漏极与PM3的源极相连，PM3的栅极与时钟信号产生电路生成的反相时钟信号nclk1的信号输出端连接；所述PM4的源极外接电源，PM4的漏极与PM5的源极相连，PM5的漏极分别与NM2的栅极、NM4的漏极、PM7的栅极连接，PM5的漏极输出数据信号M1；所述PM6的源极外接电源，PM6的栅极与数据信号M3的输出端连接，PM6的漏极与PM7的源极相连，PM7的漏极与PM8的源极相连，PM8的栅极与时钟信号产生电路生成的反相时钟信号nclk2的信号输出端连接，PM8的漏极分别与NM6的漏极、PM10的栅极、NM4的栅极连接；所述PM9的源极外接电源，PM9的漏极与PM10的源极相连，PM10的漏极分别与NM9的漏极、PM12的栅极、NM7的栅极连接，PM10的漏极输出数据信号M2；所述PM11的源极外接电源，PM11的栅极与数据信号M1的输出端连接，PM11的漏极与PM12的源极连接，PM12的漏极与PM13的源极相连，PM13的栅极与时钟信号产生电路生成的反相时钟信号nclk3的信号输出端连接，PM13的漏极分别与NM11的漏极、PM15的栅极、NM9的栅极连接，所述PM14的源极外接电源，PM14的漏极与PM15的源极相连；PM15的漏极分别与NM14的漏极、NM12的栅极连接，PM15的漏极输出数据信号M3；所述NM1的栅极与时钟信号产生电路生成的同相时钟信号bclk1的信号输出端连接，NM1的源极与NM2的漏极连接，NM2的源极与NM3的漏极连接，NM3的栅极与数据信号M2的输出端连接，NM4的源极与NM5的漏极连接；所述NM6的栅极与时钟信号产生电路生成的同相时钟信号bclk2的信号输出端连接，NM6的源极与NM7的漏极连接，NM7的源极与NM8的漏极连接，NM8的栅极数据信号M3的输出端连接，NM9的源极与NM10的漏极连接；所述NM11的栅极与时钟信号产生电路生成的同相时钟信号bclk3的信号输出端连接，NM11的源极与NM12的漏极连接，NM12的源极与NM13的漏极连接，NM14的源极与NM15的漏极连接；所述NM3、NM5、NM8、NM10、NM13、NM15的源极均接地；所述从互锁存电路是由15个PMOS管PM16、PM17、PM18、PM19、PM20、PM21、PM22、PM23、PM24、PM25、PM26、PM27、PM28、PM29、PM30和15个NMOS管NM16 、NM17、NM18、NM19、NM20、NM21、NM22、NM23、NM24、NM25、NM26、NM27、NM28、NM29、NM30以及三个传输门TS1、TS2、TS3组成；所述传输门TS1的同相控制端与时钟信号产生电路生成的同相时钟信号bclk1的信号输出端连接，传输门TS1的反相控制端与时钟信号产生电路生成的反相时钟信号nclk1的信号输出端连接，所述传输门TS2的同相控制端与时钟信号产生电路生成的同相时钟信号bclk2的信号输出端连接，传输门TS2的反相控制端与时钟信号产生电路生成的反相时钟信号nclk2的信号输出端连接，所述传输门TS3的同相控制端与时钟信号产生电路生成的同相时钟信号bclk3的信号输出端连接，传输门TS3的反相控制端与时钟信号产生电路生成的反相时钟信号和nclk3的信号输出端连接，所述传输门TS1的左侧双向数据端口与主互锁存电路的数据信号M1的信号输出端连接，传输门TS2的左侧双向数据端口与主互锁存电路的数据信号M2的信号输出端连接，传输门TS3的左侧双向数据端口与主互锁存电路的数据信号M3的信号输出端连接，传输门TS1的右侧双向数据端口M11分别与PM18的漏极、PM20的栅极、PM24的栅极和NM16的漏极、NM25的栅极、NM29的栅极连接，传输门TS2的右侧双向数据端口M22分别与PM23的漏极、PM25的栅极、PM29的栅极和NM21的漏极、NM19的栅极、NM30的栅极连接，传输门TS3的右侧双向数据端口M33分别与PM19的栅极、PM28的漏极、PM30的栅极和NM20的栅极、NM26的漏极、NM24的栅极连接；所述PM16的栅极与数据信号S2的输出端连接，PM16的源极外接电源，漏极与PM17的源极相接，PM17的栅极分别与PM30的漏极、NM29的漏极、NM27的栅极相连，PM17的漏极与PM18的源极相连，PM18的栅极与时钟信号产生电路生成的同相时钟信号bclk1的信号输出端连接；所述PM19的源极外接电源，PM19的漏极与PM20的源极相连，PM20的漏极分别与NM17的栅极、NM19的漏极、PM22的栅极连接，PM20的漏极输出数据信号S1；所述PM21的源极外接电源，PM21的栅极与数据信号S3的输出端连接，PM21的漏极与PM22的源极相连，PM22的漏极与PM23的源极相连，PM23的栅极与时钟信号产生电路生成的同相时钟信号bclk2的信号输出端连接，PM23的漏极分别与NM21的漏极、PM25的栅极、NM19的栅极连接；所述PM24的源极外接电源，PM24的漏极与PM25的源极相连，PM25的漏极分别与NM24的漏极、PM27的栅极、NM22的栅极连接，PM25的漏极输出数据信号S2；所述PM26的源极外接电源，PM26的栅极与数据信号S1的输出端连接，PM26的漏极与PM27的源极连接，PM27的漏极与PM28的源极相连，PM28的栅极与时钟信号产生电路生成的同相时钟信号bclk3的信号输出端连接，PM28的漏极分别与NM26的漏极、PM30的栅极、NM24的栅极连接，所述PM29的源极外接电源，PM29的漏极与PM30的源极相连；PM30的漏极分别与NM29的漏极、NM27的栅极连接，PM30的漏极输出数据信号S3；所述NM16的栅极与时钟信号产生电路生成的反相时钟信号nclk1的信号输出端连接，NM16的源极与NM17的漏极连接，NM17的源极与NM18的漏极连接，NM18的栅极与数据信号S2的输出端连接，NM19的源极与NM20的漏极连接；所述NM21的栅极与时钟信号产生电路生成的反相时钟信号nclk2的信号输出端连接，NM21的源极与NM22的漏极连接，NM22的源极与NM23的漏极连接，NM23的栅极数据信号S3的输出端连接，NM24的源极与NM25的漏极连接；所述NM26的栅极与时钟信号产生电路生成的反相时钟信号nclk3的信号输出端连接，NM26的源极与NM27的漏极连接，NM27的源极与NM28的漏极连接，NM29的源极与NM30的漏极连接；所述NM18、NM20、NM23、NM25、NM28、NM30的源极均接地。