[发明专利]一种低功耗精确的休眠定时器电路及方法

摘要

本发明涉及一种低功耗精确的休眠定时器电路，包括高频时钟源、低频时钟源、时钟状态指示电路、控制电路、定时器、高频定时余量计算器、低频定时余量计算器、比较器、定时结果判决器。其方法为通过两个定时器的自动切换完成休眠定时。本发明电路采用高频定时器、低频定时器、时钟状态指示电路、控制电路、高频定时余量计算器、低频定时余量计算器等电路结构，采用硬件控制高频定时器、低频定时器的方法，解决了传统需要靠处理器进行切换的缺点，减少了处理器资源开销，提高了定时精度，降低了系统功耗。

主权项

1.一种低功耗精确的休眠定时器电路，其特征在于：包括高频时钟源、低频时钟源、时钟状态指示电路、控制电路、定时器、高频定时余量计算器、低频定时余量计算器、比较器、定时结果判决器；所述高频时钟源输出高频时钟至第一定时器的时钟端和时钟状态指示电路的待测时钟端,第一定时器输出端与第一比较器第二输入端连接；低频时钟源输出低频时钟至第二定时器的时钟端和时钟时钟状态指示电路的参考时钟端；所述时钟状态指示电路的输出时钟状态信号至控制电路，第一输入端接入高频时钟、第二输入端接入低频时钟；所述控制电路的第一输入端接入定时开始信号、第二输入端接入时钟状态信号，四个输出端分别与高频定时余量计算器、低频定时余量计算器、第一定时器、第二定时器的使能端连接；所述高频定时余量计算器的第一输入端、低频定时余量计算器的输入端均接入延时定时值；第二定时器输出端与高频定时余量计算器第二输入端、第二比较器第二输入端、第三比较器的第二输入端连接；高频定时余量计算器输出端与第一比较器第一输入端连接；低频定时余量计算器的两个输出端分别与第二比较器第一输入端、第三比较器的第一输入端连接；第一比较器、第二比较器、第三比较器的输出端分别与定时结果判决器的三个输入端连接,定时结果判决器输出定时结束信号和错误指示信号；第二比较器的输出端还与高频时钟源的输入端连接。