[发明专利]倒装芯片封装协同设计方法在审
| 申请号： | 201410684986.9 | 申请日： | 2014-11-25 |
| 公开（公告）号： | CN104679935A | 公开（公告）日： | 2015-06-03 |
| 发明（设计）人： | 方家伟;黄升佑 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H01L27/02 |
| 代理公司： | 北京万慧达知识产权代理有限公司 11111 | 代理人： | 张金芝;代峰 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种倒装芯片封装协同设计方法。倒装芯片封装协同设计方法包括：提供所述芯片的输入/输出接垫信息和印刷电路板的连接信息；根据所述芯片的所述输入/输出接垫信息和所述印刷电路板的所述连接信息执行第一输入/输出接垫布置；使用重分布层布线分析装置执行所述芯片的所述第一输入/输出接垫布置的凸块接垫间隙分析，以产生凸块接垫间隙分析结果；根据所述凸块接垫间隙分析结果执行封装的凸块接垫计划，以产生凸块接垫计划结果；以及根据所述凸块接垫计划结果执行所述芯片的第二输入/输出接垫布置，以产生输入/输出接垫布置结果。本发明所公开的倒装芯片封装协同设计方法，可以提供双向的倒装芯片系统设计流程。 | ||
| 搜索关键词： | 倒装 芯片 封装 协同 设计 方法 | ||
【主权项】：
一种倒装芯片封装协同设计方法，其特征在于，所述倒装芯片封装协同设计方法包括以下步骤：提供所述芯片的输入/输出接垫信息和印刷电路板的连接信息；根据所述芯片的所述输入/输出接垫信息和所述印刷电路板的所述连接信息执行第一输入/输出接垫布置；使用重分布层布线分析装置执行所述芯片的所述第一输入/输出接垫布置的凸块接垫间隙分析，以产生凸块接垫间隙分析结果；根据所述凸块接垫间隙分析结果执行封装的凸块接垫计划，以产生凸块接垫计划结果；以及根据所述凸块接垫计划结果执行所述芯片的第二输入/输出接垫布置，以产生输入/输出接垫布置结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司;，未经联发科技股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410684986.9/，转载请声明来源钻瓜专利网。
