[发明专利]一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法

摘要

本发明提供一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法：使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源，氨气(NH₃)作为V族源，硅烷(SiH₄)作为n型掺杂源，在Si衬底上先生长高温AlN成核层后，在其上面制备两层或三层或四层单向(交叉)碳纳米管周期性介质掩膜图形化AlN/Si衬底层；其后，采用选区外延方法，在该图形化AlN/Si衬底模板上生长低Al组分的Al_xGa_1-xN合并层(0.3～0.5微米厚，Al组分x≤0.25)；然后，分别生长四层GaN，在其两GaN层间插入三层其Al组分y随层次增加而递减的低温Al_yGa_1-yN应力调控层(1≥y≥0.5)；从而获得低位错密度、无裂纹、高晶体质量的GaN/Si薄膜(2微米厚，其(002)面半峰宽为500aresec、(102)面半峰宽为610aresec)。

主权项

一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法，其特征在于，①在Si衬底上先生长AlN成核层上后，在其上面制备由周期性平行排列的碳纳米管阵列形成连续的碳纳米管周期性介质掩膜图形化AlN/Si衬底层，并采用选区外延(SAG)方法，在所述周期性介质掩膜图形化AlN/Si衬底层上，生长低Al组分的Al_xGa_1‑xN合并层(x≤0.25)，如此，利用该低Al组分Al_xGa_1‑xN合并层在所述碳纳米管周期性介质掩膜和AlN成核层上生长的选择性，将后续生长的GaN外延层限制在没有隐蔽膜的分立的窗口区域中，以释放对整体外延层的张应力、降低位错密度；②在所述低Al组分的Al_xGa_1‑xN合并层上继续生长四层GaN时，在其两GaN层间插入生长三层其Al组分y随层次增加而递减的低温Al_yGa_1‑yN应力调控层(1≥y≥0.5)，以此进一步释放对外延层的张应力、降低位错密度；从而获得低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜。