[发明专利]一种用于无人机的地空宽带通信系统及其方法

摘要

本发明公开了一种用于无人机的地空宽带通信系统及其方法，包括用于无人机的发射端和用于地面设备的接收端；所述的发射端包括第一FPGA、DAC、滤波电路和射频发射模块，所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出通过ADC与第二FPGA连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据。本发明对可遥测、遥控、数传的无人机的系统及其方法中的地空通信子系统及其方法进行完善，具有发射端功耗低、接收端数据处理精确等优点。

主权项

1.一种用于无人机的地空宽带通信系统，其特征在于：它包括用于无人机的发射端和用于地面设备的接收端；所述的发射端包括第一FPGA、DAC、高频滤波电路和射频发射模块，第一FPGA的数字信号输出与DAC连接，第一FPGA的功率控制输出与射频发射模块连接，DAC的输出与高频滤波电路连接，高频滤波电路的输出与射频发射模块连接；所述的第一FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48‑52；所述的卷积编码模块的参数为（2,1,7）；所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；所述第一FPGA、第二FPGA为XC9536、XC9572、XC95144中的一种；所述的第二FPGA包括下变频模块、AGC控制模块、小数抽取模块、匹配滤波模块、位同步模块、频偏同步模块、频域均衡模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与AGC控制模块连接，AGC控制模块的增益控制输出分与射频接收模块连接，AGC控制模块的调解输出与小数抽取模块连接，小数抽取模块的输出与匹配滤波模块连接，匹配滤波模块的输出与位同步模块连接，位同步模块的输出与频偏同步模块连接，频偏同步模块的输出与频域均衡模块连接，频域均衡模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出调解增益；所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与外部输入信号和数控振荡电路连接，正交混频电路输出I、Q两路信号至低通滤波电路，低通滤波电路输出I、Q两路信号至AGC控制模块，所述的数控振荡电路使用CORDIC算法；所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与匹配滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插的模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据；所述的频偏同步模块包括正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部I、Q两路输入与正交混频电路连接，正交混频电路的输出分别与相位误差估计电路和频域均衡电路连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接，所述的数控振荡电路实用DDS算法；所述的频域均衡模块包括三个FFT模块即FFT1、FFT2和FFT3、二个IFFT模块即IFFT1和IFFT2、独特字搜索模块、信道估计模块、本地独特字模块、补0模块和信道均衡模块，输入信号分别与FFT1和独特字搜索模块连接，本地关键字模块的输出与FFT2连接，独特字搜索模块、FFT1和FFT2的输出与信道估计模块连接，信道估计模块的输出与IFFT1连接，IFFT1的输出与补0模块连接，补0模块的输出与FFT3模块连接，FFT1和FFT3的输出与信道均衡模块连接，信道均衡模块与IFFT2连接，IFFT2输出信号；所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出时钟；所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号；所述的用于无人机的地空宽带通信系统的地空宽带通信方法，包括无人机发射步骤和地面设备接收步骤；所述的无人机发射步骤包括以下子步骤：S11：第一FPGA对将发送的数字信号进行处理后发送至DAC，同时发送功率控制信号至射频发射模块；S12：DAC对接收到的数字信号进行转换后，发送至高频滤波电路；S13：高频滤波电路对接收到的信号进行高频滤波处理，之后发送给射频发射模块；S14：射频发射模块发射通信信号；所述的地面设备接收步骤包括以下子步骤：S21：射频接收模块接受来自外部的通信信号以及来自第二FPGA的增益控制信号，经过转换之后发送给中频滤波模块；S22：中频滤波模块对来自射频接收模块输入的信号进行中频滤波，并发送给ADC；S23：ADC接收来自中频滤波模块输出的信号，经过转换之后发送给第二FPGA；S24：第二FPGA对信号进行处理后，通过内部接口输出调解数据，第二FPGA还向射频接收模块输出增益控制信号；所述的步骤S11包括以下子步骤：S111：将数据源送入交织模块进行交织操作；S112：将交织完成的数据送入组帧模块进行组帧；S113：将组帧完成的数据送入卷积编码模块中进行卷积编码；S114：将卷积编码完成的数据送入QPSK映射模块进行QPSK映射；S115：将QPSK映射完成的数据送入成型滤波模块，进行成型滤波；所述的成型滤波使用alhpa=0.5的根升余弦滤波，阶数范围为48‑52阶；S116：将滤波完成的数据送入DUC模块，进行数字上变频处理，直接将信号上变到中频；S117：将数字中频信号送入DAC中；所述的步骤S24包括以下子步骤：S2401：第二FPGA中的下变频模块对来自ADC的输入进行下变频处理，并输出至AGC控制模块；S2402：AGC控制模块根据信号的功率做自适应的功率控制，输出增益控制信号至射频接收模块，同时输出调解信号至小数抽取模块；S2403：小数抽取模块对接收到的基带信号进行小数倍抽取，输出信号样值至匹配滤波模块；S2404：匹配滤波模块对输入信号进入匹配滤波，并输出至位同步模块；S2405：位同步模块对输入信号进行位同步处理，输出信号至频偏同步模块；S2406：频偏同步模块使用数字锁相环进行载波同步，完成基本的同步解调，输出信号至频域均衡模块；S2407：频域均衡模块将信号变换到频域进行信道估计和均衡，均衡完之后再变换回时域，输出信号至译码/判决模块；S2408：译码/判决模块接收信号进行卷积译码，保证整体的解调信噪比，并输出至解交织模块；S2409：解交织模块进行缓冲读写，之后将信号输出至匀速缓冲模块；S2410：匀速缓冲模块将解调数据通过内部接口进行匀速输出；所述的步骤S2401包括以下子步骤：S24011：正交混频电路接收来自ADC的输入以及数控振荡电路的输入，输出I、Q两路信号至低通滤波电路，所述的数控振荡电路采用CORDIC算法；S24012：低通滤波模块对输入信号进行低通滤波后输出至AGC模块；所述的步骤S2405包括以下子步骤：S24051：将从匹配滤波模块输入数据进行gardner位定时误差估计，得到瞬时误差值；S24052：环路滤波器滤除高频噪声；S24053：驱动数控振荡电路产生定时内插使能及内插参数；S24054：对数据进行定时内插，得到准确的码元判决点；S24055：通过输出缓冲电路输出结果至频偏同步模块；所述的步骤S2406包括以下子步骤：S24061：正交混频电路对从位同步模块输入信号进行正交混频，输出信号至相位误差估计电路；S24062：相位误差估计电路进行相位估计，输出信号至环路滤波电路；S24063：环路滤波电路进行滤波，输出至数控振荡电路；S24064：数控振荡电路输出信号至正交混频电路，所述的数控振荡电路采用DDS算法；S24065：正交混频电路输出信号至频域均衡模块；所述的步骤S2407包括以下子步骤：S24071：频偏同步模块输入的信号分别输入至第一FFT电路和独特字搜索模块；S24072：本地独特字模块输出信号至第二FFT电路；S24073：第一FFT电路、第二FFT电路和独特字搜索模块同时输出信号至信道估计模块进行信道估计；S24074：信道估计模块输出信号至第一IFFT电路；S24075：第一IFFT电路输出信号至补0模块；S24076：补0模块输出信号至第三FFT电路；S24077：第一FFT电路和第三FFT电路同时输出信号至信道均衡模块进行信道均衡处理；S24078：信道均衡模块通过第二IFFT电路输出信号至译码/判决模块；所述的步骤S2410包括以下子步骤：S24101：数据缓冲模块接收从解交织模块输入的数据以及时钟，输出信号至缓冲量检测模块；S24102：缓冲量检测模块对数据缓冲模块的缓冲量进行监测，同时输出信号至环路滤波模块；S24103：环路滤波模块进行滤波后，输出信号至数控振荡模块；S24104：数控振荡模块有两路输出，一路输出时钟，一路输出信号控制数据缓冲模块；S24105：数据缓冲模块输出数据。