[发明专利]基于CVQKD系统的FPGA数据同步采集方法

摘要

本发明提供一种基于CVQKD系统的FPGA数据同步采集方法及系统，包括步骤步骤1时钟同步；步骤2峰值采样；步骤3接收端FPGA板卡根据发送端FPGA板卡构造的数据格式在位同步段进行位单元搜索，以进行位同步；步骤4寻找帧同步段，进行帧同步，来作为判定通信数据接收的开始。本发明主要集中在Bob端接收数据同步采集方法的实现上，具有简单，高效等特点，在CVQKD系统中具有很好的应用前景。

主权项

一种基于CVQKD系统的FPGA数据同步采集方法，其特征在于，包括如下步骤：步骤1：由时钟板卡产生两路时钟信号，其中的一路时钟信号直接传给发送端FPGA板卡，其中的另一路时钟信号经光路传给接收端FPGA板卡，使得发送端FPGA板卡与接收端FPGA板卡时钟同步；步骤2：接收端FPGA板卡ADC以发送端FPGA板卡DAC的M倍频进行峰值采样，以确定采样峰值点位置并采样输出，接收端FPGA板卡ADC采样输出数据率和发送端FPGA板卡DAC的输出数据率一样；其中，M为大于等于2的整数；步骤3：接收端FPGA板卡根据发送端FPGA板卡构造的数据格式在位同步段进行位单元搜索，以进行位同步；步骤4：接收端FPGA板卡根据发送端FPGA板卡构造的数据格式寻找帧同步段，进行帧同步，来作为判定通信数据接收的开始；其中，所述发送端FPGA板卡构造的数据格式，由依次的位同步段、帧同步段以及通信数据三部分组成，位同步段由多个位单元构成，位单元由依次的多个交替和多个平坡组成，帧同步段由多个交替组成；其中，所述交替是指具有电压差值为V的一个阶梯，所述平坡是指具有连续恒定等幅的某一电平Vω；其中，采样峰值点位置通过统计的结果确定，即统计每个脉冲的峰值点出现在M个位置点上的哪个位置点，然后将M个位置点中出现峰值点最多的位置点或出现峰值点最多的位置点之一，确定为采样峰值点位置。