[发明专利]一种高速串行存储控制方法及装置

摘要

本发明公开了一种高速串行存储控制方法和装置。方法包括步骤S1，定义写数据包格式和/或读数据包格式；S2,建立多个数据通道的通信链路并使多个数据通道对齐；S3，根据定义的写数据包格式和/或读数据包格式解析数据包；S4,读/写存储器。装置包括至少一路高速串行通道、高速串行接口控制模块、协议处理模块和存储控制模块。本发明利用协议的转换和存储控制，实现高速串行接口的高吞吐率和静态随机存取存储器的读写迅速的完美结合，而且实现高速串行接口的通道数、静态随机存取存储器的容量的可扩展设计，进而实现大容量、高速、高密度的存储体的构建，还具有接口简单、数据可靠性高的优点。本发明可广泛应用于各种高速串行存储控制系统。

主权项

一种高速串行存储控制装置，其特征在于，其包括：至少一路高速串行通道；高速串行接口控制模块，用于来自接收高速串行通道的数据，转换成并行数据从多路数据通道输出；协议处理模块，用于建立多个数据通道的通信链路，并使多个数据通道对齐，并根据所定义的写数据包格式和/或读数据包格式对写数据包和/或读数据包进行解析；所述写数据包格式包括数据包头和数据包净荷两部分，所述的数据包头包括数据包长、操作地址和操作类型；所述的数据包长指定了所述的数据包净荷传输的数据长度，所述的操作地址用于识别通信链路上连接的存储器，所述的操作类型为写；所述读数据包格式包括数据包头，所述的数据包头包括数据包长、操作地址和操作类型；所述的数据包长为固定值，所述的操作地址用于识别通信链路上连接的存储器，所述的操作类型为读；存储控制模块，用于根据数据包解析结果完成对存储器的读写操作；若所述数据包的操作类型为写，则将数据包净荷数据按序写入存储器的操作地址空间内；若所述数据包的操作类型为读，则依序取出存储器操作地址上的数据，组成读数据包格式发送出去；所述存储控制模块根据接收的并行数据位宽与存储器位宽的差异，扩展多路串行数据和扩展多个存储器，使得并行数据总位宽与存储器总位宽保持一致；所述存储器为静态随机存取存储器；所述协议处理模块用于完成多个数据通道对齐步骤，具体包括子步骤：S21，通信链路双方的发送端都根据自定义协议连续发送第一固定格式的数据包；S22，通信链路双方根据接收到的第一固定格式的数据包判断各数据通道是否对齐；S23，如果各数据通道没有对齐，则继续执行步骤S21，如各数据通道对齐，则通信链路建立完成；所述步骤S22具体包括子步骤：S221,各个数据通道的接收端计算接收到的第一固定格式的数据包中的特殊码字个数；S222，当所有数据通道接收到的都是特殊码字时，以特殊码字个数计数最小的数据通道为参考，其他数据通道依次按照特殊码字个数计数的差值进行相应的时延，实现各个数据通道的对齐。