[发明专利]基于FPGA的高带宽视频源接口适配装置

摘要

本发明属于视频源接口适配技术领域，具体涉及一种基于FPGA的高带宽视频源接口适配装置。该技术方案包括基于多路FPGA芯片的高速串行GTX收发器，能够发挥FPGA接口协议转换可硬件并行执行的特点，完成视频处理中心的多路不同传输协议、不同传输方式视频源的协议转换适配，使各视频源按统一协议传输至视频处理平台的视频处理节点，以完成视频处理任务，有效避免了视频处理节点对不同视频源的协议解析，可释放视频处理节点的计算能力，进而能够提高视频处理中心的任务处理效率。

主权项

一种基于FPGA的高带宽视频源接口适配装置，其特征在于，其设置于视频处理中心服务器中，所述视频处理中心服务器包括若干个视频处理模块、信息交换模块、高带宽视频源接口适配装置及电源模块；所述视频处理模块为显控任务提供计算资源，其基于虚拟化技术，设置为可以处理多个显控任务；VPX架构下的所述信息交换模块用于实现RapidIO、1G以太网及LVDS交换功能；所述高带宽视频源接口适配装置用于实现FC、RapidIO、PCI‑E、LVDS、DVI及VGA协议的转化，按显控任务转化为视频处理模块需求的视频/图像格式；所述电源模块用于为上述模块配置不同的电源，同时通过电源管理芯片对电源进行智能管理；所述高带宽视频源接口适配装置包括：多路GTX视频源收发平台、XILINX V6 FPGA模块、以太网芯片、DDR2、FLASH、JTAG调试接口、SFP接口、以太网接口、RapidIO接口、PCI‑E接口、LVDS接口、DVI接口、VGA接口；按各种不同协议及接口形式传输的视频源信号进入视频源接口适配模块后，利用XILINX V6 FPGA模块完成协议适配转换；并且，以太网协议解析由以太网芯片完成，各类高带宽接口由FPGA GTX接口连接，其他视频源接口由FPGA通用接口连接；其中，利用GTX支持FC、PCI‑E、RapidIO、LVDS多种吉比特级SERDES协议的特点，建立多路GTX视频源收发平台；GTX视频源收发平台中，根据视频源接口及协议的具体形式，设计相应GTX收发器，GTX收发器包括串行器、解串器、RX对齐单元、时钟管理单元、发送FIFO单元、接收FIFO单元、模拟接收接口、模拟发送接口、线路编码器、线路译码器、时钟修正与通道绑定单元、循环冗余检测单元及可调扰码器；完成各视频源接口协议解析过程中：针对按FC协议传输的视频源，利用XILINX V6 FPGA模块建立FC‑0物理链路层、FC‑1解码编码层、FC‑2流控制策略/帧协议层、FC‑3通用服务层及FC‑4上层协议映射层的5层协议架构，架构内容具体包括传输介质、传输速率、拓扑结构、光收发控制器、编码协议、帧格式、帧序列、帧交换，服务类型、公共服务机制及上层应用协议选择；通常情况下，传输视频信息时，FC上层应用协议选择FC‑AV音、视频传输协议或ARINC818视频传输协议；为了实现以FC协议传输视频源的接口适配，利用XILINX V6 FPGA模块按FC上层应用协议进行解析；视频数据流分为一系列的信息块按一定的时间序列进行传输，每一帧视频信息块封装在一个容器里；按FC上层应用协议解析后，得到一帧的视频信息，将其放入DDR2中进行缓存，以便视频处理模块读取；针对按PCI‑E协议传输的视频源，利用XILINX V6 FPGA模块建立传输层、数据链路层、物理层的多层协议架构；视频信息发送时，在传输层添加CRC字段，形成传输层数据包，在数据链路层添加2个字节的序列码及4个字节链路CRC形成数据链路层数据包，在物理层形成物理层数据包，并完成字节拆分、扰频、编码及串并转换过程；接收过程为上述过程的逆过程，按顺序通过数据解包得到一帧的视频信息，将其放入DDR2中进行缓存，以便视频处理模块读取；针对按RapidIO协议传输的视频源，利用XILINX V6 FPGA模块建立逻辑层、传输层及物理层协议架构；在逻辑层完成直接IO或DMA，根据接收到数据包的邮箱号把数据保存到对应的缓冲区，组成一帧的视频信息，以便视频处理模块读取；在传输层完成通信节点间的互连方式、包交换的路由和寻址机制；在物理层进行接收差分交流耦合信号、串/并转换、10b/8b解码操作；针对按LVDS、DVI及VGA常规显示协议传输的视频源，由于协议相对简单，无需建立多层协议架构，直接利用XILINX V6 FPGA模块完成协议解析，设计相应的缓冲机制，储存完整的视频帧数据序列，以便视频处理模块读取；工作过程中，具体实现GTX高速串行接口收发及协议的转换是视频源接口适配装置的核心工作；其中，所述串行器用于将速率为y的n位宽并行数据转变为n×y的串行数据；所述解串器的工作是串行器的逆过程；所述RX对齐单元用于将接收的数据对齐到合适的字边界；所述时钟管理器用于完成分频、倍频、时钟恢复时钟操作；所述发送FIFO单元用于在数据发送前对其进行保存；所述接收FIFO单元用于在收到数据在被提取前对其进行保存；所述模拟接收接口及所述模拟发送接口用于提供模拟接收、发送差分电路；所述线路编码器用于将数据编码为适应不同线路的格式；所述线路译码器用于将线路上的编码数据分解为原始数据；所述时钟修正和通道绑定单元用于修正发送时钟和接收时钟之间的偏差，同时也用于实现多通道间的歪斜修正；所述循环冗余检测单元用于完成CRC码生成、CRC码验证；所述可调扰码器用于实现扰码、菊花链功能。