[发明专利]具有低反向传输电容抗闩锁结构的平面栅IGBT及其制造方法有效
申请号: | 201410737058.4 | 申请日: | 2014-12-05 |
公开(公告)号: | CN104409485B | 公开(公告)日: | 2018-10-23 |
发明(设计)人: | 高明超;王耀华;赵哿;刘江;金锐;温家良 | 申请(专利权)人: | 国家电网公司;国网智能电网研究院;国网浙江省电力公司 |
主分类号: | H01L29/739 | 分类号: | H01L29/739;H01L21/331;H01L29/423;H01L21/265 |
代理公司: | 北京安博达知识产权代理有限公司 11271 | 代理人: | 徐国文 |
地址: | 100031 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法,本发明在常规方法基础上对P阱注入进行改进,在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入,多次推结方式,使得N+区下方P阱浓度更高,更有效的降低空穴电流流经路径的电阻,有效抑制IGBT器件大电流状态下的闩锁现象,电阻的降低同时可以降低通态压降。本发明在JFET区上方添加一层厚度1.0‑1.5μm的场氧化层,减小IGBT器件的反向传输电容,降低器件关断时反向传输电容的放电时间,减小关断损耗;通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。 | ||
搜索关键词: | 具有 反向 传输 容抗 结构 平面 igbt 及其 制造 方法 | ||
【主权项】:
1.一种具有低反向传输电容抗闩锁结构的平面栅IGBT的制造方法,其特征在于,所述平面栅IGBT的结型场效应JFET区上方添加厚度1.0‑1.5μm的场氧化层,P阱区通过多次注入及推结工艺形成,所述具有低反向传输电容抗闩锁结构的平面栅IGBT包括衬底、衬底表面上的场氧化层和栅氧化层、沉积在栅氧化层上的多晶硅栅极以及栅氧化层与衬底之间的P阱区,位于P阱区表面的N阱区,依次设置于P阱区内P+型掺杂区和N+型掺杂区,结型场效应JFET区位于两个P阱区之间;其特征在于,所述P阱区通过多次注入及推结工艺形成,注入总剂量在6E13‑8E13之间,在所述结型场效应JFET区上生长有场氧化层;所述衬底为均匀掺杂的N型单晶硅片衬底,所述N型单晶硅片衬底浓度根据不同的电压等级进行选择;所述平面栅IGBT包括设置于多晶硅栅极上方的隔离氧化层、设置于隔离氧化层结构上方的正面金属电极、位于隔离氧化层和多晶硅栅极之间的侧墙结构以及从上到下依次设置于衬底下方的P+集电区和背面金属电极;对栅氧化层上形成的多晶硅栅极刻蚀开口,通过注入方式进行P型掺杂,再进行温度为1050℃‑1150℃之间的退火推结形成P阱区,P阱区的注入和推结次数均为3,注入总剂量在6E13‑8E13之间,按1:2:3比例进行注入,推结总时间140分钟‑240分钟,按1:1:1时间比例进行推结,将P型掺杂推结到4至6μm,即形成P阱区;在P阱区形成后进行N型注入形成N阱区;在所述衬底生长有场氧化层,所述场氧化层的厚度为1.0‑1.5μm,其刻蚀角度为30°;所述P+集电区的结深为0.5至1μm;所述方法包括下述步骤:(一)对N型单晶硅片衬底预处理:所述N型单晶硅片衬底的N型杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择,并通过酸、碱、去离子水超声清洗工序,对N型单晶硅片衬底表面进行化学处理;(二)制造场氧化层:采用温度1050℃‑1150℃进行氧化,在N型单晶硅片衬底表面生长氧化层,厚度为1.0‑1.5μm,生长完成之后进行光刻和湿法刻蚀,其刻蚀角度为30°;(三)制造栅氧化层和多晶硅栅极:对N型单晶硅片衬底进行高温氧化,在硅片表面生长0.1至0.2μm的氧化膜,并采用淀积方式生长多晶硅栅极,再对栅氧化层和多晶硅栅极进行光刻和刻蚀;(四)制造P阱区和N阱区:对栅氧化层上形成的多晶硅栅极开口通过注入方式进行P型掺杂,再进行高温退火推结,P型注入及推结均为3次,注入总剂量保持不变,按1:2:3比例进行注入,推结总时间不变,按1:1:1时间比例进行推结,最终将P型掺杂推结到4至6μm,形成P阱区结构,P阱区形成后进行N型注入形成N阱区;(五)制造P+型掺杂区和N+型掺杂区:在多晶硅栅极上通过淀积方式生长氧化膜,全面反刻形成侧墙结构,采用自对准离子注入方式依次进行P+掺杂和N+掺杂,形成P+型掺杂区和N+型掺杂区;(六)制造正面金属电极:在多晶硅栅极上使用化学淀积方式生长硼磷掺杂玻璃膜质,进行接触孔的光刻和刻蚀形成隔离氧化层结构,用来隔离多晶硅栅极及正面金属电极,在隔离氧化层结构上使用物理淀积或蒸发方式生长铝合金,进行金属的光刻和刻蚀,形成正面金属电极;在正面金属电极上采用淀积和涂布方式生长钝化层,采用光刻和刻蚀方式,打开焊接窗口,以保证平面栅IGBT正面的发射极、栅极电性连接,完成正面金属电极连接;(七)制造背面P+集电区:对进行完步骤(一)至(六)的N型单晶硅片衬底进行背面研磨减薄,再进行湿法刻蚀洗净,在硅片背面采用离子注入方式进行P+集电区域的杂质生成,接着进行退火工艺,离子的激活与推结,推结到0.5至1μm的结深;(八)制造背面金属电极:采用物理淀积或蒸发形成背面金属电极,完成平面栅IGBT背面电特性连接;所述步骤(三)中,当对多晶硅栅极电压开启或者关断时,多晶硅栅极对其下的场氧化层进行充电或者放电,场氧化层相当于平板电容,其电容大小取决于其厚度,厚度越大,电容越小,电容值用下述表达式表示:C=εS/d (1);其中:ε是介电常数,S是场氧化层的表面积,d是场氧化层厚度;所述步骤(一)中,平面栅IGBT的击穿电压为600V至6500V。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国家电网公司;国网智能电网研究院;国网浙江省电力公司,未经国家电网公司;国网智能电网研究院;国网浙江省电力公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410737058.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类